《第七章半导体存储器和可编程逻辑器件课件》由会员分享，可在线阅读，更多相关《第七章半导体存储器和可编程逻辑器件课件（58页珍藏版）》请在金锄头文库上搜索。
1、第七章 半导体存储器和可编程逻辑器件,第七章上 半导体存储器,7.1 概述 能存储大量二值信息的器件 一、一般结构形式,！单元数庞大 ！输入/输出引脚数目有限,二、分类 1、从存/取功能分： 只读存储器 (Read-Only-Memory） 随机读/写 （Random-Access-Memory） 2、从工艺分： 双极型 MOS型,7.2 ROM 7.2.1 掩模ROM 一、结构,二、举例,两个概念： 存储矩阵的每个交叉点是一个“存储单元”，存储单元中有器件存入“1”，无器件存入“0” 存储器的容量：“字数 x 位数”,掩模ROM的特点： 出厂时已经固定，不能更改，适合大量生产 简单，便宜，非
2、易失性,7.2.2 可编程ROM（PROM）,总体结构与掩模ROM一样，但存储单元不同,PROM的结构是与阵列固定、或阵列可编程的。对于有大量输入信号的PROM，比较适合作为存储器来存放数据，它在计算机系统和数据自动控制等方面起着重要的作用。,例1： 下图是一个8（字线）4（数据）的存储器数据阵列图。,对于较少的输入信号组成的与阵列固定、或阵列可编程的器件中，也可以很方便地实现任意组合逻辑函数。,芯片出厂时，在存储矩阵的所有存储单元上都存“1”，使用中根据需要用编程器一次性地将一些存储单元中存储的信息修改为“0”。,7.2.2 可编程ROM（PROM）,3线-8线译码器,84存储单元矩阵,输出
3、缓冲器,由地址译码器选中不同的字线，被选中字线上的四位数据通过输出缓冲器输出。,如当地址码A2A1A0000时，通过地址译码器，使字线P01，将字线P0上的存储单元存储的数据0000输出，即D0D30000。,将左图地址扩展成n条地 址线，n位地址码可寻址2n个 信息单元，产生字线为2n条， 其输出若是m位，则存储器的 总容量为2nm位。,0 0 0,1,0 0 0 0,总体结构与掩模ROM一样，但存储单元不同,写入时，要使用编程器,7.2.3 可擦除的可编程ROM（EPROM）,总体结构与掩模ROM一样，但存储单元不同 一、用紫外线擦除的PROM（UVEPROM）,二、电可擦除的可编程ROM
4、（E2PROM） 总体结构与掩模ROM一样，但存储单元不同,三、快闪存储器（Flash Memory） 为提高集成度，省去T2（选通管） 改用叠栅MOS管（类似SIMOS管）,7.2.4 用存储器实现组合逻辑函数,一、基本原理 从ROM的数据表可见： 若以地址线为输入变量，则数据线即为一组关于地址变量的逻辑函数,二、举例,在计算机及数据处理系统中需要存放大量数据、中间结果、表格等设备，可以用随机存取存储器RAM。,RAM可分为单极型和双极型：双极型工作速率高，但是集成度不如单极型的高。目前，由于工艺水平的不断提高，单极型RAM的速率已经可以和双极型RAM相比，而且单极型RAM具有功耗低的优点。
5、这里只以单极型RAM为例进行分析。,单极型RAM又可分为静态RAM与动态RAM：静态RAM是用MOS管触发器来存储代码，所用MOS管较多、集成度低、功耗也较大。动态RAM是用栅极分布电容保存信息，它的存储单元所需要的MOS管较少，因此集成度高、功耗也小。静态RAM使用方便，不需要刷新。,7.3 随机存储器RAM,7.3.1 静态随机存储器（SRAM） 一、结构与工作原理,二、SRAM的存储单元,六管N沟道增强型MOS管,7.3.2* 动态随机存储器（DRAM） 动态存储单元是利用MOS管栅极电容可以存储电荷的原理,7.3.3 存储器容量的扩展,一、 位扩展方式 适用于每片RAM,ROM字数够用
6、而位数不够时 接法：将各片的地址线、读写线、片选线并联即可,例：用八片8K x 8位 8K x 16位的RAM,二、 字扩展方式,适用于每片RAM,ROM位数够用而字数不够时,例：用四片8K x 8位32K x 8位 RAM,第七章下 可编程逻辑器件（PLD, Programmable Logic Device）,7.4 PLD概述 7.4.1 PLD的基本电路结构和电路表示方法 一、PLD的基本特点 1. 数字集成电路从功能上有分为通用型、专用型两大类 2. PLD的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的,数字 系统,二、PLD的发展和分类 PROM是最早的P
7、LD PAL 可编程逻辑阵列 FPLA 现场可编程阵列逻辑 GAL 通用阵列逻辑 EPLD 可擦除的可编程逻辑器件 FPGA 现场可编程门阵列 ISP-PLD 在系统可编程的PLD,1与阵列固定，或阵列可编程： 可编程只读存储器PROM或可擦除编程只读存储器EPROM,PLD基本结构大致相同，根据与或阵列是否可编程分为三类：,2与阵列，或阵列均可编程： 可编程逻辑阵列PLA,3与阵列可编程，或阵列固定： 可编程阵列逻辑PAL、通用阵列逻辑GAL、高密度可编程逻辑器件HDPLD,与门 阵列,乘积项,PLD主体,输入 电路,输入信号,互补 输入,输出函数,可由或阵列直接输出， 构成组合； 通过寄存
8、器输出， 构成时序方式输出。,可直接 输出,也可反馈到输入,PLD组成结构基本相似如下：,输出既可以是低电平有 效，又可以是高电平有效。,或门 阵列,和项,输出 电路,三、PLD的基本结构,四、PLD中用的逻辑图符号,7.4.2 PAL（Programmable Array Logic） 一、基本结构形式 可编程“与”阵列+固定“或”阵列+输出电路 最简单的形式为： 二、编程单元 出厂时， 所有的交叉点均有熔丝,7.4.3 通用逻辑阵列 GAL,一、 电路结构形式 可编程“与”阵列 + 固定“或”阵列 + 可编程输出电路 OLMC,编程单元 采用E2CMOS 可改写,GAL16V8,二、 OL
9、MC,数据选择器,GAL输出逻辑宏单元OLMC的组成,输出逻辑宏单元OLMC 由或门、异或门、D触发器、多路选择器MUX、时钟控制、使能控制和编程元件等组成，如下图：,三、 GAL的输入和输出特性,GAL是一种较为理想的高输入阻抗器件,四、 GAL是继PAL之后具有较高性能的PLD，和PAL相比，具有以下特点：,有较高的通用性和灵活性：它的每个逻辑宏单元可以根据 需要任意组态，既可实现组合电路，又可实现时序电路。,(2) 100可编程：GAL采用浮栅编程技术，使与阵列以及逻 辑宏单元可以反复编程，当编程或逻辑设计有错时，可 以擦除重新编程、反复修改，直到得到正确的结果，因 而每个芯片可100编
10、程。,(3) 100%可测试：GAL的宏单元接成时序状态，可以通过测 试软件对它们的状态进行预置，从而可以随意将电路置 于某一状态，以缩短测试过程，保证电路在编程以后， 对编程结果100可测。,(4) 高性能的E2COMS工艺：GAL具有高速度、低功耗的特点，并且编程数据可保存20年以上。,正是由于这些良好的特性，使GAL器件成为数字系统设计的初期理想器件。,7.5 CPLD和FPGA,由GAL发展而来的大规模可编程逻辑器件（基本上是GAL的扩充），采用CMOS和可擦除PROM工艺（具有非易失性），延迟固定。,一、 CPLD的基本电路结构,7.5.1 复杂的可编程逻辑器件CPLD,在系统编程芯
11、片EPM7128S是Altera公司生产的高密度、高性能CMOS可编程逻辑器件之一，下图是PLCC封装84端子的引脚图。,64个 I/O引脚,一、在系统编程芯片EPM7128S的基本结构,二、EPM7128S的特点,（一）高集成密度;,（二）速度高、低功耗、抗噪声容限较大;,（三）在系统编程能力;,（四）可测试性能力;,（五）线或功能;,（六）异步时钟、异步清除功能;,（七）单片多系统能力；,（八）很强的加密能力。,现场可编程门阵列FPGA,前面讨论的可编程逻辑器件基本组成部分是与阵列、或阵列和输出电路。再加上触发器则可实现时序电路。,本节介绍的FPGA（Field Programmable
12、Gate Array）不像PLD那样受结构的限制，它可以靠门与门的连接来实现任何复杂的逻辑电路，更适合实现多级逻辑功能。,陆续推出的各种新型的现场可编程门阵列FPGA。功能更加丰富。具有很高的密度和速度等等。,一、现场可编程门阵列FPGA结构,FPGA的编程单元是基于静态存储器（SRAM）结构，从理论上讲，具有无限次重复编程的能力。,下面介绍XILINX公司的XC4000E系列芯片，见下图：,可配置逻辑 模块CLB,输入/输出 模块I/OB,可编程连 线PI,编程开关 矩阵PSM,二、现场可编程门阵列FPGA的特点,（一）SRAM结构：可以无限次编程，但它属于易失性元件，掉电后芯片内信息丢失。
13、通电之后，要为FPGA重新配置逻辑，FPGA配置方式有七种。请同学参考有关文献。,（二）内部连线结构：HDPLD的信号汇总于编程内连矩阵，然后分配到各个宏单元。它的信号通路固定，系统速度可以预测。而FPGA的内连线是分布在CLB周围，而且编程的种类和编程点很多，布线相当灵活，其在系统速度方面低于HDPLD的速度。,（三）芯片逻辑利用率：由于FPGA的CLB规模小，可分为两个独立的电路，又有丰富的连线，所以系统综合时可进行充分的优化，以达到逻辑最高的利用。,（四）芯片功耗：高密度可编程逻辑器件HDPLD的功耗一般在0.52.5W之间，而FPGA芯片功耗0.255mW之间，静态时几乎没有功耗，所以
14、称FPGA为零功耗器件。,1. IOB,可以设置为输入/输出； 输入时可设置为：同步（经触发器） 异步（不经触发器）,2. CLB,本身包含了组合电路和触发器，可构成小的时序电路 将许多CLB组合起来，可形成大系统,3. 互连资源,7.5.3 PLD的编程,以上各种PLD均需离线进行编程操作，使用开发系统 一、开发系统 硬件：计算机+编程器 软件：开发环境（软件平台） VHDL, Verilog 真值表，方程式，电路逻辑图（Schematic） 状态转换图（ FSM）,二、步骤 抽象（系统设计采用Top-Down的设计方法） 选定PLD 选定开发系统 编写源程序（或输入文件） 调试，运行仿真，产生下载文件 下载 测试,
