电工电子专升本辅导数字电子技术课件

《电工电子专升本辅导数字电子技术课件》由会员分享，可在线阅读，更多相关《电工电子专升本辅导数字电子技术课件（149页珍藏版）》请在金锄头文库上搜索。

1、第10章 组合逻辑电路,10.1 数字电路概述 10.2 逻辑门电路 10.3 逻辑函数及其化简 10.4 组合逻辑电路的分析与设计 10.5 组合逻辑部件,10.2 逻辑门电路,10.2.2 集成门电路,1、TTL门电路 2、CMOS门电路,A、B当中有一个或全为低电平0时，TN1、TN2中有一个或全部截止，TP1、TP2中有一个或全部导通，输出F为高电平1。,只有当输入A、B全为高电平1时，TN1和TN2才会都导通，TP1和TP2才会都截止，输出F才会为低电平0。,10.3 逻辑函数及其化简,真值表、逻辑表达式、逻辑图、波形图。,10.3.1 逻辑函数的表示方法及其转换,1、 真值表逻辑表

2、达式,2、逻辑表达式真值表,3、逻辑图逻辑表达式,n个变量的逻辑函数中，包含全部变量的乘积项称为最小项。n变量的全部最小项共有2n个。,最小项是逻辑函数的最小逻辑单元。任何一个逻辑函数表达式都可以转换为一组最小项之和，称为最小项表达式。,最小项表达式,注意： 全部最小项的或为1； 任意两最小项的与为0,4、逻辑表达式（真值表）波形图,10.3.3 逻辑函数的化简,（1）与逻辑运算,1、基本逻辑运算,（2）或逻辑运算,（3）非逻辑运算,2、逻辑代数的基本公式,（1）并项法,（2）消项法,（3）吸收法,（4）配项法,（5）加项法,组合逻辑电路分析的步骤 由给定的逻辑图写出逻辑表达式。 用公式法或卡

3、诺图法对逻辑表达式进行化简。 由最简逻辑表达式列出真值表， 说明电路的逻辑功能。,10.4.1 组合逻辑电路的分析,10.4 组合逻辑电路的分析与设计,组合逻辑电路设计的步骤 分析步骤： 分析实际问题的逻辑含义; 列出真值表; 进而写出逻辑表达式并进行化简; 画出逻辑电路图。,10.4.2 组合逻辑电路的设计,1、半加器,能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。,A、B：加数； S：本位的和； C：向高位的进位。,10.5.1 加法器,2、全加器,能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。,Ai、Bi

4、：加数； Ci-1：低位来的进位； Si：本位的和； Ci：向高位的进位。,（1）根据逻辑功能列出真值表,如何用半加器实现？,设AB时L11；AB时L21；AB时L31。,10.5.2 数值比较器,1、1位数值比较器 用来完成两个二进制数的大小比较的逻辑电路称为数值比较器。,真值表,逻辑表达式,逻辑图,10.5.3 编码器,1、二进制编码器,（1）真值表,（2）逻辑表达式,（3）逻辑图,2、二十进制编码器,（1）真值表,（）逻辑表达式,（）逻辑图,、优先编码器,（1） 8线3线优先编码器 (如74LS148)。,真 值 表,逻辑表达式,逻辑图,8线-3线优先编码器,如果要求输出、输入均为反变量

5、，则只要在图中的每一个输出端和输入端都加上反相器就可以了。,使能输入端；,使能输出端;,扩展输出端。,（2）10线-4线优先编码器,逻辑表达式,逻辑图,1、二进制译码器,10.5.4 译码器,逻辑表达式,逻辑图,集成二进制译码器74LS138,A2、A1、A0为二进制译码输入端， 为译码输出端（低电平有效）,G1、 、为选通控制端。,真值表,2、二十进制译码器,真 值 表,逻辑表达式,逻辑图,（1）显示器件,3、显示译码器,（2）显示译码器,逻辑表达式,逻辑图,10.5.5 数据选择器,真值表,逻辑表达式,地址变量,输入数据,由地址码决定从路输入中选择哪路输出。,逻辑图,10.5.6 数据分配

6、器,由地址码决定将输入数据送给哪路输出。,真值表,逻辑表达式,地址变量,输入数据,逻辑图,学习指导,本章重点： 1、各种门电路的逻辑功能及应用； 2、逻辑函数各种表示方法之间的相互转换； 3、逻辑函数的化简及变换； 4、组合逻辑电路的分析与设计； 5、加法器、编码器、译码器等的工作原理和逻辑功能； 6、利用二进制译码器和数据选择器进行组合逻辑电路设计。,本章考点： 1、各种门电路的逻辑功能及应用； 2、逻辑函数各种表示方法之间的相互转换； 3、逻辑函数的化简及变换； 4、由门电路组成的组合逻辑电路的分析与设计； 5、由二进制译码器组成的组合逻辑电路的分析与设计； 6、由数据选择器组成的组合逻辑

7、电路的分析与设计； 7、加法器、编码器、译码器等组合逻辑电路的分析与设计。,例10-1-1 转换为十进制数 111.101B =122+12 1+12 0 +1 2 -1 +1 2 3=7.625D A4H=10161+4160=164D 例10-1-2转换为二进制数 45 = 101101B 9AB.7C5 H=1001 1010 1011 . 0111 1100 0101B 例10-1-3转换为十六进制数 236D =ECH 0001 1011 1110 0011 . 1001 0111 1000B=1BE3. 978H,例10- 2-1已知 则 的最简与或式为（ ）。 例10-2-2 5

8、0个“1”连续进行异或运算，其结果是（ ）。 例10-2-3 TTL门输入端口为 与 逻辑关系时，多余的输入端可 处理；TTL门输入端口为 或 逻辑关系时，多余的输入端应接 ；,0,悬空,低电平,例10-3电路如图所示，输入信号A、B、C的高电平为3V，低电平为0V。根据图给出的A、B、C的波形，对应画出F1的波形。,例10-4将下列各逻辑函数化简成为最简与或表达式。,例10-5某逻辑函数的逻辑图如图所示，用其他3种方法表示该逻辑函数。,逻辑表达式：,真值表：,波形图：,例10-6写出如图所示各电路的逻辑表达式，并化简之。,由给定的逻辑图写出逻辑表达式;,例10-7分析下列组合逻辑电路的功能,

9、对逻辑表达式进行化简;,由最简逻辑表达式列出真值表;,说明电路的逻辑功能。,当输入A、B、C中有2个或3个为1时输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。,由真值表可知，当3个输入变量A、B、C取值一致时，输出F=1，否则输出F=0 。所以这个电路可以判断3个输入变量的取值是否一致，故称为判一致电路。,例10-8写出如图所示电路输出信号的逻辑表达式，并说明电路的逻辑功能。,该电路可以判断输入变量中1的个数是否为奇数，称为3变量判奇电路。,（1）设输入A、B、C为1表示裁判判定运动员上举合格，否则为0；输出灯亮Y为1表示成绩有效，

10、否则为0,例10-9设计一个举重裁判电路。裁判组由一名主裁判和两名副裁判组成，三位裁判分别用开关A、B、C控制着运动员的上举合格显示灯；根据举重裁判规则，只有当主裁判和一名以上副裁判判定运动员成绩有效时，运动员的成绩才有效，显示灯亮为1，否则为0。,（2）由题意列真值表,（3）写逻辑表达式,（4）画逻辑图,（1）设输入变量为A、B、C，分别代表特快、直快和普客3种列车；有发车请求时其值为1，无发车请求时其值为0；输出发车信号分别用F1、F2、F3表示，为1表示允许列车发车， 为0表示不允许列车发车。,例10-10旅客列车按发车的优先级别依次分为特快、直快和普客3种，若有多列列车同时发出发车的请

11、求，则只允许其中优先级别最高的列车发车。试设计一个优先发车的排队逻辑电路。,（2）根据3种列车发车的优先级别，可列出该优先发车的排队逻辑电路的真值表。,（3）列写表达式，并化简,（4）逻辑图,例10-11-1四输入的译码器，其输出端最多为（ ）。 A、4个 B、8个 C、10个 D、16个 例10-11-2半导体数码管中七个发光二极管为共阴极接法，若abcdefg为1111001，则译码器上显示（ ）。 A2 B3 C4 D5,D,B,例10-12-1八输入端的编码器按二进制数编码时，输出端的个数是（ ）。 A、2个 B、3个 C、4个 D、8个 例10-12-2计算机键盘上101个键盘用二进

12、制代码进行编码，至少应为_位二进制数。 例10-12-3一个8线-3线优先编码器，输出是低电平有效，当输入最高位和最低位同时为1而其余位为0时，则其输出编码应为（）。 A111 B011 C100 D000,7,B,A,试用译码器74138和与非门电路实现逻辑函数：,第11章 时序逻辑电路,11.1 双稳态触发器 11.2 寄存器 11.3 计数器 11.4 555定时器 11.5 数模和模数转换,11.1 双稳态触发器,11.1.1 基本RS触发器,11.1.2 同步RS触发器,C=1期间有效,11.1.3 主从JK触发器,D触发器,CP下降沿时刻有效,T 触 发 器,T触发器,状态图,时序

13、图,11.1.4 触发器逻辑功能的转换,转换步骤：（1）写出已有触发器和待求触发器的特性方程。（2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。（3）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。（4）根据转换逻辑画出逻辑电路图。,1、将JK触发器转换为其他触发器,（2）JK触发器T触发器,（1）JK触发器D触发器,（3）JK触发器T触发器,电路图,2、将D触发器转换为其他触发器,（1）D触发器 JK触发器,（2）D触发器T触发器,（3）D触发器T触发器,时序逻辑电路的分析方法 （1）由逻辑图写出各触发器的时钟方程； （2）由逻辑图写出各触发器的驱动方程

14、； （3）将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程； （4）根据状态方程，列出状态表； （5）画出时序图；,例：分析图示时序逻辑电路，设初始状态000。,(2)驱动方程：,(1)时钟方程：,(3)状态方程：,（4）状态表,（5）时序图：,11.2 寄存器,11.2.数码寄存器,无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据D0D3，就立即被送入进寄存器中，即有：,2、双拍工作方式基本寄存器,清零。 时 ，异步清零。即有：,送数。 时，CP上升沿送数。即有：,1、单向移位寄存器,(1)时钟方程：,(2)驱动方程：,1、由逻辑图写出

15、下列各逻辑方程式,1011,11.2.移位寄存器,2、状态方程：,3、状态表：,2、4位左移移位寄存器,3、集成双向移位寄存器74LS194,由74LS194构成的能自启动的4位环形计数器,波形图,11.3.1 二进制计数器,1、异步二进制计数器,（1）3位异步二进制加法计数器,11.3 计数器,状态方程：,驱动方程：,时钟方程:,CP下降沿到来时翻转,Q0由1变0时翻转,Q1由1变0时翻转,状 态 表,CP由1变0时翻转,Q0由1变0时翻转,Q1由1变0时翻转,一般来说，几个状态构成一个计数循环，就称为几进制计数器，故称为八进制计数器。,波形图,由图可以看出，Q0、Ql、Q2 、Q3的频率分

16、别是计数脉冲周期的1/2倍、1/4倍、1/8倍，因而计数器也可作为分频器。,2、同步二进制计数器,驱动方程：,时钟方程:,1、各逻辑方程式,3、状态表,2、状态方程：,波形图,1、同步十进制加法计数器,11.3.2 十进制计数器,驱动方程：,时钟方程:,1、各逻辑方程式,2、状态方程：,状态表,波形图,2、异步十进制加法计数器,11.4 555定时器,11.4.1 555定时器的结构和工作原理,1、工作原理,uo=0;,V导通。,uo=0;,V导通。,保持,uo=1;,V截止。,:触发输入端，,2、引脚功能,u0:输出端 输出电流可达200mA,因此可直接驱动继电器、发光二极管、扬声器、指示灯等。,CO:电压控制端，工作中不使用CO端时，一般通过电容接地，以旁路高频干扰,:复位端,D:放电端 555在使用中大多与电容的充放电