数字电路仿真实验报告

上传人:日度 文档编号:146129849 上传时间:2020-09-26 格式:DOC 页数:15 大小:685.50KB
返回 下载 相关 举报
数字电路仿真实验报告_第1页
第1页 / 共15页
数字电路仿真实验报告_第2页
第2页 / 共15页
数字电路仿真实验报告_第3页
第3页 / 共15页
数字电路仿真实验报告_第4页
第4页 / 共15页
数字电路仿真实验报告_第5页
第5页 / 共15页
点击查看更多>>
资源描述

《数字电路仿真实验报告》由会员分享,可在线阅读,更多相关《数字电路仿真实验报告(15页珍藏版)》请在金锄头文库上搜索。

1、 数字逻辑与CPU仿真实验报告姓名: 班级:学号:仿真实验摘要:Multisim是Interactive Image Technologies公司推出的以Windows为基础的仿真工具,具有丰富的仿真分析能力。本次仿真实验便是基于Multisim软件平台对数字逻辑电路的深入研究,包括了对组合逻辑电路、时序逻辑电路中各集成元件的功能仿真与验证、对各电路的功能分析以及自行设计等等。一、 组合逻辑电路的分析与设计1、 实验目的(1) 掌握用逻辑转换器进行逻辑电路分析与设计的方法。(2) 熟悉数字逻辑功能的显示方法以及单刀双掷开关的应用。(3) 熟悉字信号发生器、逻辑分析仪的使用方法。2、 实验内容和

2、步骤(1) 采用逻辑分析仪进行四舍五入电路的设计运行Multisim,新建一个电路文件,保存为四舍五入电路设计。在仪表工具栏中跳出逻辑变换器XLC1。 图1-1 逻辑变换器以及其面板双击图标XLC1,其出现面板如图1-1所示依次点击输入变量,并分别列出实现四舍五入功能所对应的输出状态(点击输出依次得到0、1、x状态)。点击右侧不同的按钮,得到输出变量与输入变量之间的函数关系式、简化的表达式、电路图及非门实现的逻辑电路。记录不同的转换结果。(2) 分析图1-2所示代码转换电路的逻辑功能运行Multisim,新建一个电路文件,保存为代码转换电路。从元器件库中选取所需元器件,放置在电路工作区。从TT

3、L工具栏选取74LS83D放置在电路图编辑窗口中。从Source库取电源Vcc和数字地。从Indictors库选取字符显示器。从Basic库Switch按钮选取单刀双掷开关SPD1,双击开关,开关的键盘控制设置改为A。后面同理,分别改为B、C、D。 图1-2 代码转换电路将元件连接成图1-2所示的电路。闭合仿真开关,分别按键盘A、B、C、D改变输入变量状态,将显示器件的结果填入表1-1中。说明该电路的逻辑功能。表1-1 代码转换电路输入输出对应表输入输出ABCDU200110010010101201103011141000510016101071011811009(3) 用八选一数据选择器74

4、LS151设计一个全加、全减逻辑电路。要求:党控制信号M=0时,电路实现全加器的功能;当控制信号M=1时,电路实现全减器的功能。运行Multisim,新建一个电路文件,保存为全加减电路文件。从元器件库中选取所需元器件,放置在电路工作区,并连线。从TTL工具栏选取所需元器件74LS151D和反相器74LS04,放置在电路工作区;在仪表工具栏中调出字信号发生器XWG1、逻辑分析仪XLA1;将元器件和仪表按图1-3所示连接。其中,为了使输出、输入变量之间对应关系更加清楚,在输入和输出端通过Place/Place text分别设置了S、Cn+1、M、A等文本标识。图1-3 数据选择器实现的可控全加、全

5、减器电路双击字信号发生器XWG1图标,按照图1-4所示进行面板的设置。图1-4 字发生器XWG1面板设置双击逻辑分析仪XLA1图标,观察并画出输入变量与输出变量之间的对应波形。分析输出变量与输入变量之间的对应关系,将结果填入表1-2中。表1-2 全加减电路测试结果输入输出MABCSCn+10000000001100010100011010100100101010110010111111000001001111010111011011100101101001110001111113、 实验结果与分析(1) 采用逻辑分析仪进行四舍五入电路的设计在逻辑变换器XLC1面板中设置好输入状态以后,进行不同

6、的转换。(I)转换成逻辑函数表达式,得到输出变量与输入变量之间的函数关系式: F=ABCD+ABCD+ABCD+ABCD+ABCD ,如图1-5图1-5 输出与输入变量之间的函数关系式 图1-6最简函数关系式(II)转换成最简函数表达式,得到:F=BC+BD+A ,如图1-6(III)转换成与或门组成的门电路,得到图1-7。图1-7 与、或门逻辑电路(IV)转换成与非门组成的门电路,得到图1-8。 图1-8 与非门逻辑电路(2) 分析图1-2所示代码转换电路的逻辑功能分别改变A、B、C、D四个输入变量的状态可以得到不同的显示结果,并均已记录在表1-1中。从该表中,我们可以看出,该电路的逻辑功能

7、是对余3码的译码(或者也可以说是将余3码转换成8421BCD码)。这与理论上的分析结果一致。74LS83D是全加器,其中,输入端B4B3B2B1端已分别置为1101,最低位进位端C0也已置1。当改变A、B、C、D键以改变A4A3A2A1的状态后,输出端便得到不同的值。经计算会发现该电路的确是将余3码译码后在数码管上显示。(3) 用八选一数据选择器74LS151设计一个全加、全减逻辑电路。 设计电路如图1-3所示。完成字信号发生器面板设置之后,在逻辑分析仪XLA1中可以观察到输入变量与输出变量之间的对应波形如图1-9所示。其中,从上而下显示的波形依次为变量M、C、B、A、S、Cn+1 的波形。

8、图1-9 全加减逻辑电路各变量波形 另外,该电路的测试结果已填入表1-2中。根据该表分析,可以看出该电路已经满足功能,即当M=0时,S=A+B+C,Cn+1为进位位,电路实现的是全加器的功能;当M=1时,S=C-B-A,Cn+1为借位位,电路实现的是全减器的功能。二、 时序逻辑电路的分析与设计1、 实验目的(1) 掌握常用时序逻辑电路的分析、设计与测试方法。(2) 熟悉数字逻辑功能的显示方法及单刀双掷开关的应用。(3) 熟悉字信号发生器、逻辑分析仪的使用方法。2、 实验内容和步骤(1) 四位二进制计数器电路的分析。选取元器件、仪器并按图2-1连接电路。运行仿真,双击逻辑分析仪XLA1图标,观察

9、并画出其显示的波形。分析逻辑分析仪上显示的Q0、Q1、Q2和Q3的波形,确定该电路的逻辑功能。图2-1 四位二进制计数器电路(2) 集成74LS290计数器的功能测试选取元器件并按图2-2所示电路连接,置“9”和置“0”端的状态由单刀双掷开关控制,输出端状态由放光器件显示。图2-2 (1) 74LS290的功能测试一(8421)图2-2(2)74LS290的功能测试二(5421)分别改变置“9”和置“0”端的状态,实现置“0”(0000)和置“9”(1001)的功能,将测试结果填入表2-1中。改变电路的连接形式,用74LS290实现二进制、五进制、十进制8421BCD码的计数器,记录测试结果。

10、表2-1输入端输出端R01R02R91R92CP1CP2QDQCQBQA110XXX000011X0XX0X11XX1001X011XX0X0XQA8421码十进制计数器0X0XQD5421码十进制计数器(3) 用两片74LS160设计实现24进制计数器,用数码管显示并验证计数状态。3、 实验结果与分析(1) 四位二进制计数器电路的分析(I)连接好电路并开始仿真后,在逻辑分析仪XLA1上可以得到仿真结果如图2-3所示,其中从上到下依次为CP脉冲、Q0、Q1、Q2、Q3(4个JK触发器的输出)的波形。(II)分析该所有波形,可以确定该电路的逻辑功能实际上是一个异步十进制计数器。Q3Q2Q1Q0从

11、初始状态0000开始,到1001后图2-3 四位二进制计数器电路波形 返回初始状态,如此循环下去。(2) 集成74LS290计数器的功能测试电路中,输出端如果输出高电平,则相应发光器件会有亮光的指示,否则输出的是低电平。经过功能测试后,测试结果已填入表2-1中。经分析,该电路有以下特点与功能:(I)异步清零。当R01、R02全为高电平,R91、R92中至少一个为低电平时,不需要时钟脉冲配合,即可使所有触发器清零。(II)异步置9。当R91、R92全为高电平,R01、R02中至少一个为低电平时,不需要时钟脉冲配合,即可将Q3Q0置成1001。(III)计数。当R01、R02及R91、R92中至少

12、有一个为低电平时,在时钟脉冲CP0或者CP1的下降沿作用下电路开始计数。其计数方式又根据不同情况分为两种:第一种是Q0与CP1相连,计数脉冲从CP0输入,此时构成的是8421码十进制计数器,见图2-2(1);第二种是Q3与CP0相连,计数脉冲由CP1输入,则构成5421码十进制计数器。(3) 用两片74LS160设计实现24进制计数器,并用数码管显示并验证计数状态。 经分析,我自行设计电路如图2-4所示,并已通过验证能实现24进制计数功能。图2-4 24进制计数器设计电路(I)设计思路及原理:74LS160是一种同步8421BCD码十进制计数器,具有异步清零、同步预置、计数和保持的功能。其中利

13、用同步预置这一点,我设计出了如图2-4的电路。电路中,U1、U2的时钟脉冲信号均由信号源CP直接提供,而U2的计数控制端ENP、ENT则与U1的进位端RCO相连。当U1有进位时,U2控制端才被驱动,U2计数一次。这是并行进位方式。此外,电路中U1是计个位,U2是计十位,当从0计数到23(即U2:0010,U1:0011)时,通过与非门74LS12D,LD同步预置端被激活,下一个CP信号脉冲时,U2U1均又预置已设定好的00000000,如此循环,实现24进制计数功能。(II)结果显示与验证:将U2的QDQA和U1的QDQA分别接入一个数码管(注意对应管脚),即可显示其表示的数,如图2-4中数码管显示的23。仿真开始后,观察到数码管从00开始,01、0222、23、00、01一直循环下去。所以,该电路实现了从023的计数,也即实现了24进制的计数功能。三、 选做内容1、 实验目的(1) 深入掌握组合逻辑电路的分析与设计方法。(2) 熟悉数字逻辑功能的显示方法以及单刀双掷开关的应用。(3) 熟悉逻辑分析仪的使用方法。2、 实验内容与步骤(1) 用74LS83将余3码转换成8421码。74LS83是四位加法器,用它设计一个代码转换

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 大杂烩/其它

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号