《数字电路 第四章 组合逻辑电路(电子、)课件》由会员分享，可在线阅读，更多相关《数字电路 第四章 组合逻辑电路(电子、)课件（100页珍藏版）》请在金锄头文库上搜索。
1、第四章组合逻辑电路,数字逻辑电路,组合逻辑电路,时序逻辑电路,输入：,逻辑关系：Fi = fi (X1、X2、Xn) i = (1、2、m),输出：,X1、X2、Xn,F1、F2、Fm,一、组合电路,特点：,电路由逻辑门构成,不含记忆元件,输出无反馈到输入的回路,输出与电路原来状态无关,第一节 组合电路的分析方法,第二节 组合电路的设计方法,第三节 常用集成组合逻辑电路,第四节 组合逻辑电路的竞争与险象,学习要求,主要内容,1.任务： 2.目的： 3.方法：,1 组合电路的分析方法,确定已知逻辑图的逻辑功能。, 写表达式； 化简变换； 列真值表； 功能描述 。, 了解电路功能 改进电路设计,逻
2、辑电路功能描述可用表达式、卡诺图、真值表等多种方法，这里特指用概括的文字进行功能描述。,例：P82,M,解: 写表达式,C,N,P,Q,R,例：,真值表,功能描述：,三变量判奇电路,电路改进：,返回,Fm(1,2,4,7),1.任务：根据功能要求，设计逻辑电路。 2.方法：列真值表，写表达式，化简变换，画逻辑图。,返回,3.举例：三变量表决器 射击游戏 操作码形成器 血型“输送 接受”,列真值表时要进行逻辑变量假设,例：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。,1.逻辑假设。三个按键A、B、C按下时为“1”，不
3、按时为“0”。输出量为 F，多数赞成时是“1”，否则是“0”。,2.根据题意列出逻辑状态表（真值表）。,逻辑状态表,Fm(3,5,6,7),3.画出卡诺图：,Fm(3,5,6,7),4.根据逻辑表达式画出逻辑图。,若用与非门实现,返回,全加器 编码器 译码器 数据选择器 数值比较器,3 常用集成组合电路,返回,解：设：Ai-加数；Bi-被加数；Ci-1-低位的进位； Si-本位和；Ci-进位。,2.设计一位全加器 步骤：真值表，表达式，化简变换，逻辑图,1.半加：不考虑从低位来的进位 全加：相加过程中，既考虑加数、被加数又考虑低 位的进位位。,一、全加器,逻辑图,逻辑符号,实现多位二进制数相加
4、的电路称为加法器。,1) 串行进位加法器,3、多位 加法器,构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。,特点：进位信号是由低位向高位逐级传递的，速度不高。,C0 = A0B0 + (A0 B0)C-1 = G0 + P0C-1 C1 = G1+ P1C0 = G1+ P1G0 +P1P0C-1 C2 = G2 + P2C1= G2 + P2 G1+P2 P1G0 +P2P1P0C-1 C3 = G3 + P3C2 = G3 + P3 G2 + P3P2 G1+P3P2 P1G0 +P3P2P1P0C-1,可见， Ci仅与Gi、Pi有关，即只与被加数、加数
5、有关， 可并行产生。,超前进位产生器 Ci = (Ai Bi)Ci-1 + AiBi =Gi + PiCi-1 Pi Gi 进位传输项 进位产生项,2）并行进位加法器（超前进位加法器）,4 .集成超前进位4位全加器及应用74LS283,应用 例1： 8421BCD码 转换成余3码 分析： 8421BCD0011 余3码 输出口 （和） 余3码,注意高低位顺序,例2. 运算电路,分类：,二、编码器,编码：,把特定含义的信息编成二进制代码。,输出,功能,代表09十个数字,1 .二进制编码器（一般编码器）,解： 分析功能要求 8个输入：设为X0X7，且高电平有效。 3位二进制代码输出：设为 A、B、
6、C。 约束关系 不允许两个或两个以上输入信号同时有效,（1）设计一个8/3一般编码器,列真值表,8位输入，其组合为28256种，真值表应有256行，但因为约束条件的存在，可以只列出简化真值表。,简化真值表,列表达式 A = X4 + X5 + X6 +X7 B = X2 + X3 + X6 +X7 C = X1 + X3 + X5 +X7,列表达式 A = X4 + X5 + X6 +X7 B = X2 + X3 + X6 +X7 C = X1 + X3 + X5 +X7,画逻辑图,X0 X1 X2 X3 X4 X5 X6 X7,1,1,1,A,B,C,2.优先编码器,例：某火车站，有特快、快
7、车、普快三种列车请求发车信号，试设计发车信号电路。,当输入有一个以上信号申请编码时，只对优先级别最高的信号进行编码。,解：输入：特快请求信号A，高有效。 快车请求信号B，高有效； 普快请求信号C，高有效； 输出：特快、快车、普快发车信号为F1、F2、F3 高有效。,表达式,真值表,电路（略）,简化真值表,特快发车编码信号100 快车发车编码信号010 普快发车编码信号001,3、集成3位二进制优先编码器,集成3位二进制优先编码器74LS148,增加使能控制端，多用于键盘电路、计算机中断等。 74LS148（功能表如下,P96）,1 1 1 1 1 1,0 1 1 1 1 1 1 1 1 1 1
8、 1 1 0,0 0 0 0 0 0 1 0 0 1 0 0 1 0 1 0 0 1 1 0 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 0 1 1 1 1 1 0 0 0 1 0 0 1 1 1 1 1 1 0 1 0 1 0 0 1 1 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1,特点:,利用 和 ，可对74LS148进行扩展,集成编码器分二进制编码器和二十进制编码器两类. 集成二十进制编码器,常称10/4编码器. 例:74LS147, 9个输入端,代表19九个数字,低有效,高位优先; 4个输出端,反码输出。如90110,41
9、011; 19中如无申请,输出1111,表示数字0的编码,即0的编码是隐含的。 无控制端,扩展时不方便. 码盘是一种实现编码的器件.,说明:,译码编码逆过程，将二进制代码的原意“翻译” 出来，还原成原特定含义的信息。即每组代 码有一个相应输出端为有效(高/低)电平，其余 输出端为无效(低/高)电平。 分类按功能不同，分为: 变量译码器 表示输入变量状态，2/4，3/8，4/16 码制变换译码器 BCD/十，余3/十，格雷码/十 显示译码器 驱动显示器件,三、译码器,返回,特点 输入: n个变量，即n位代码， 输出: 2n个.即对应n个变量的2n种组合,每个 输出对应一种输入代码，即一个n变 量
10、最小项。 设计 举例三变量译码器的设计。 （真值表，表达式，变换，逻辑图）,1、变量译码器（二进制译码器）,解: 输入:3个变量，设为A,B,C。 输出: 238个. 设为Y0Y7高有效。,也可设为低有效,设计举例（续）,说明 译码器是多输入、多输出组合逻辑电路， 每个输出对应一个n变量最小项也称 最小项发生器。,真值表,表达式,电路（略）,集成变量译码器,2/4译码器 74LS139 CD4556 3/8译码器 74LS138 4/16译码器 74LS154,以74LS138 （3/8译码器）进行说明:,图形符号,一般符号,功能表,2片138 (3/8)4/16译码器 （也可扩成5/32、6
11、/64译码器）,4/16译码器,扩展应用：,数据总线,就U0U7片选而言,A1A0可取任意值。,地址分配(见P100),构成数据分配器,说明：,当D0时，138工作，根据A2A1A0 的不同组合，在相应输出端得到数据0。,当D1时，138禁止工作，输出端全为1， 相当把数据1送到了输出端。,依据 函数可展成标准与或式，即部分最小项之和。 译码器是最小项输出器，能产生全部最小项。,举例：用74LS138实现一位全加器。,实现逻辑函数,方法 把对应函数所含最小项的译码器的输出， 相与非（低电平输出）或者相或（高电平输出） 即可得到相应的逻辑函数。,说明： 视译码输出高译中/低译中不同而选择不同的门
12、 （低与非门；高或门，见P101例4）； 译码器变量少时，可先扩展后再级联。,2、码 制变换译码器, 以8421BCD 十进制（又称二十进制译码器）为例， 设计一个码制变换译码器。 解： 输入：4位ABCD为 8421BCD。 输出 ： 10个数字信号， 设为Y0Y9设高有效，,有BCD/十，余3/十，循环/十等多种。,真值表：,根据对伪码的不同处理可得两种不同的电路：,部分译码把伪码作无关项处理，当因干扰等原因出现 伪码时，电路输出可能出错；,完全译码可拒收伪码。,部分译码设计：,电路（略）,当因干扰出现伪码时，如ABCD1111时，Y7BCD1，Y9AD1，出现错误。,完全译码设计：,电路
13、（略）,说明： 1.部分译码电路简单,但可能出错. 2.完全译码是最小项输出，伪输入时，不会有伪输出。 3.集成电路一般采用完全译码方式.,集成码制变换译码器,74LS42, CC4028 均为4/10译码器。,以7442为例说明：,一般符号,图形符号,74LS42功能表,特点： 无选通输入 输出低有效 全译码电路,3、显示译码器,（1）显示器件,能直接显示文字、符号的器件,半导体显示器 磷砷化镓PN结，外加正向电压（电能）, 发出不同波长的光（红、黄、绿等颜色）。,液晶显示器 是既有液体流动性又有晶体光学特性之有机 化合物，是通过电场作用和入射光照射改变 液晶排列形状、透明度而制成的显示器件
14、。 本身不发光，是一种被动显示器件。 主要用于移动设备、钟表、仪表、计算器、家电等。 工作电压低，功耗极小。 交流驱动。,常用显示器件有：,（LED）,（LCD）,（以常用的7段显示器为例）,（2）显示译码器,共阴,共阳,（3）显示译码器设计,译码表,由8421BCD7段LED的译码器,化简变换,由译码表可写出ag的表达式，并画出电路。,说明： 书中P105输入是2421码。 在智能系统中一般由软件译码。,0 1 2 3 4 5 6 7 8 9,（4）集成显示译码器/驱动器,74LS47（共阳）、 74LS48（共阴） CC4511（共阴）,1TTL 74LS48译码器 功能表P106,744
15、8应用举例:,四、数据选择器(多路数据开关),定义:能从多个数据信号种选择一个数据信号传送到输出 端的电路。,输入: 2n路数据和n位地址。,输出: 1位数据。,地址：选择哪个数据的 控制信号。,控制信号,输入信号,输出信号,数据选择器类似一个多掷开关。选择哪一路信号由相应的一组控制信号控制。,1、设计一个 4选1数据选择器,输入: 数据：4 22 个数据输入（a3，a2，a1，a0）； 地址：2位（A1，A0）。 输出：1位数据（F）。,真值表,表达式,设计一个 4选1数据选择器（续）,结论： n地址变量，有2n数据通道， 实现2n选1功能。,电路：,一位：8选1 74LS151 16选1 74LS150 二位：双4选1 74LS153 四位：四2选1 74LS157、74LS158,2、集成数据选择器,以74LS151为例：,实际管脚号,集成数据选择器分类： 二选一、四选一、八选一、十六选一,双四选一数据选择器74LS153,双四选一数据选择器74LS153,简易符号,八中选一数据选择器74LS151,功能表,反相输出的另一种表示方法。, 2片8选116选1,3、应用,A3=0: 片
