《微机原理课件 西电 第20次课》由会员分享，可在线阅读，更多相关《微机原理课件 西电 第20次课（35页珍藏版）》请在金锄头文库上搜索。
1、6.1存储器的分类、特点和性能指标 6.2半导体存储器（RAM和ROM） 6.3存储器芯片的扩展及其与系统总线的连接 6.4 存储器系统设计,第6章存储器系统,6.1存储器的分类、特点和性能指标,一、存储器分类,二、存储器的性能指标,二、存储器的性能指标,存储容量 存储器容量是指存储器可以容纳的二进制信息总量，即存储信息的总位（Bit）数。 存储容量=字数字长。 存储容量=芯片的地址单元数数据线位数 例如：存储器芯片6116，地址线有11根，数据线有8根则该芯片的位容量是： 位容量=211 8 = 2048 8 = 16384位,6.1存储器的分类、特点和性能指标,存储器通常是以字节为单位编址
2、的，一个字节有8位，所以常用字节容量表示存储器容量，例如上面讲的6116芯片的容量为2KB，记作2K 8，其中： 1KB = 1024B(Byte)=1024 8 =8192位 存储器容量越大，则存储的信息越多。,6.1存储器的分类、特点和性能指标,存储器的速度直接影响计算机的速度。存取速度可用存取时间和存储周期这两个时间参数来衡量。 存取时间是指CPU发出有效存储器地址从而启动一次存储器读写操作，到该读写操作完成所经历的时间，这个时间越小，则存取速度越快。 存储周期是连续启动两次独立的存储器操作所需要的最小时间间隔，这个时间一般略大于存取时间。,存取速度（最大存取时间）,6.1存储器的分类、
3、特点和性能指标,可靠性 存储器的可靠性用MTBF (Mean Time Between Failures)平均故障间隔时间来衡量， MTBF越长，可靠性越高。 性能 / 价格比 这是一个综合性指标，性能主要包括上述三项指标存储容量、存储速度和可靠性。对不同用途的存储器有不同的要求。例如，有的存储器要求存储容量，则就以存储容量为主；有的存储器如高速缓冲器，则以存储速度为主。 体积、重量、功耗等,6.1存储器的分类、特点和性能指标,主要用来存放当前运行的程序、各种输入输出数据、中间运算结果、堆栈等； 其内容既可随时读出，也可随时写入和修改； 掉电后内容会全部丢失； 静态RAM是靠双稳态触发器来记忆
4、信息； 动态RAM是靠MOS电路中的栅极电容来记忆信息。,一、随机(读写)存储器(RAM),6.2半导体存储器（RAM和ROM）,T3、T4是负载管，T1、T2为工作管， T5、T6、 T7、T8是控制管。 该电路有两种稳定状态：T1截止，T2导通为状态“1”；T2截止，T1导通为状态“0”。 当行线X和列线Y都为高电平时， T5、T6、 T7、T8均导通，表示该单元被选中，可以对其进行读写操作。,1、静态RAM（SRAM）,写入时，被写入的信息从I/O线和I/O线输入。如写1时，使I/O线为高电平， I/O线为低电平，经T7、T5与T8、T6分别加至A端和B端，使T1截止而T2导通，于是A端
5、为高电平，触发器为存1的稳态；反之亦然。,161的存储器 A3 A2 A1 A0 0000，则A1 A0经行地址译码使0# 行线高电平， A3 A2经列地址译码使0# 列线高电平，于是0#基本存储电路被选中。 若CS为低电平，此芯片被选中，这时要判断WE（高为写，低为读）； CS为高电平，则三态门1、2、3均断开，此芯片不工作。,SRAM工作原理,静态RAM存储器芯片Intel 2114,1k*4,6.2半导体存储器（RAM和ROM）, A0-A9：10根地址信号输入引脚。 WE： 读写控制信号输入引脚，当WE 为低电平时，使输入三态门导通，信息由数据总线通过输入数据控制电路写入被选中的存储单
6、元；反之从所选中的存储单元读出信息送到数据总线。 I/O1I/O4 ：4根数据输入输出信号引脚， CS ： 低电平有效，通常接地址译码器的输出端。 +5V： 电源。 GND：地。,6.2半导体存储器（RAM和ROM）,6264（SRAM）的引脚,存储容量：213 8 Bit 8K B,CS1，CS2同时有效时， 该芯片被选中,OE有效时（低电平）， CPU才能从芯片读取数据， 此时WE必须为高电平,WE有效时，允许数据写 入，OE可以任意,6.2半导体存储器（RAM和ROM）,DRAM的基本单元 动态RAM是以MOS管栅极电容是否充有电荷来存储信息的。它由T管和寄生电容C组成。 由于只用一个管
7、子，所以功耗很低，可以做得集成度很高，而且价格便宜。,2、动态RAM (DRAM),6.2半导体存储器（RAM和ROM）, 读操作时，T管导通，存储在C上的信息通过T管送到读出线上，放大后即可得到存储的信息。C上的信息被读出后，其寄存的电压降低，所以这是一种破坏性读出，读出后必须重写。 写操作时，行选和列选有效时，管子导通，待写入的信息由数据线存入C 。, 刷新操作。 由于电容上的信息随时间增加慢慢消失,所以这种存储单元必须定期刷新，以保持它所存的信息。刷新操作实际上也是一次将信息读出并重新写入的操作。不过这时信息并不读到数据线上。目前计算机的内存大多采用这种单管的动态存储器。,二、只读存储器
8、（ROM）,掩模ROM 一次性可写ROM（可编程ROM） 可擦可编程ROM,分 类,EPROM (紫外线擦除) EEPROM (电擦除) FLASH（快擦型存储器）, 信息需预先写入，使用过程中只能读出，不能写入。 只读存储器是非易失性的，即断电后信息不会丢失。 只读存储器主要用于存放不经常修改的信息或程序。,掩膜ROM由厂家制成后，用户不能修改。44位MOS型ROM，采用单向译码结构。若地址为10，则选中2号单元，输出为1001。,1、掩膜式ROM,6.2半导体存储器（RAM和ROM）,可编程只读存储器PROM可 根据用户要求写入存储信息，但 只能写一次。厂家出厂时，交叉 点处均有二极管或三
9、极管，用户 可以利用外部地址对存储矩阵的 管子进行选择，如一些被烧断， 其余保持原状，这样就完成了编 程，但一旦写入，则无法更改， 是一次性写入的ROM。 它几乎被EPROM或闪存代替。,2、可编程只读存储器PROM,6.2半导体存储器（RAM和ROM）,EPROM基本单元大多采用浮栅MOS管，如下图。初始时浮栅上没有电荷，管子内没有导电沟道，S (源极)和D (漏极)不导通。写入时，在D和S间加上较高负电压，另外加编程脉冲，D和S之间瞬时产生雪崩击穿，大量电子穿过绝缘层注入到浮动栅，当高电压撤去后，由于浮栅被绝缘层所包围，注入电子在室温、无光照下可以长期保存在浮栅中。于是在D和S之间形成了导
10、电沟道，EPROM单元导通，存储电路输出为“0”。,EPROM芯片上方有一个石英玻璃窗口，当用紫外线照射时，就可以使浮栅上的电荷放掉，而恢复初态。一般要照射15-20分钟。,可编程可擦写只读存储器EPROM,6.2半导体存储器（RAM和ROM）,EPROM虽可多次编程，但即使内部只有一位数据有错误，都必须重写，而且要用紫外线照射，使用不太方便。 近年来出现的电可擦除可编程的只读存储器EEPROM (E2PROM )能以字节为单位擦除和改写，可在线读写，给用户带来极大的方便。,电可擦除可编程ROM(EEPROM),6.2半导体存储器（RAM和ROM）,FLASH只读存储器,闪存兼有EEPROM的
11、可编程能力和不易失性，并且容量大，速度快。只需单一+5V供电，便可读写、编程和擦除等操作。,6.2半导体存储器（RAM和ROM）,2764（EPROM）的引线、功能,A0A12：13根地址线,D0D7：8根数据线,CE：片选信号线,PGM：编程脉冲输入端,OE：输出允许信号线,Vcc：+5V,Vpp：编程电压输入端 +12.5V，+15V，+21V，+25V,8KB,6.2半导体存储器（RAM和ROM）,6.2半导体存储器（RAM和ROM）,6.3存储器芯片的扩展及其与系统总线的连接,1、芯片与系统的连接 2、译码电路 3、存储器扩展技术,6264芯片与系统的连接,D0D7,A0,A12,WE
12、,OE,CS1,CS2,A0,A12,MEMW,MEMR,译码 电路,高位地址信号,D0D7, , ,1、芯片与系统的连接,8088 最大模式,2、译码电路,由于存储器系统是由许多存储单元构成的，为了加以区分，我们首先必须为这些存储单元编号，这个编号就是地址。地址译码器的作用就是接收CPU送来的地址信号并进行译码，选择与此地址码相对应的存储单元，以便对该单元进行读写操作。 保证该芯片在整个内存中占据的地址范围能够满足用户的要求。芯片的片选信号是由高位地址信号和控制信号的译码产生的，高位地址信号决定芯片在整个内存中占据的地址范围。,地址译码方式,1、全地址译码方式 地址总线的每个引脚都用作单元选
13、择线参与译码，每一个存储器单元有唯一确定的地址。 2、部分（局域）地址译码方式 地址总线中有部分地址线未参与译码，每一存储单元由多个地址。 3、线选法 利用高位地址总线的某一位或直接控制片选信号的方法。,全地址译码,存储器 芯片,译 码 器,低位地址,高位地址,全部地址,片选信号,全地址译码举例,6264芯片的地址范围：F0000HF1FFFH 11110000000 11110001111,A19,A18,A17,A16,A15,A14,A13,&,1,#CS1,D7 D0,高位地址线全部参加译码,6264,A12-A0,D7-D0,#OE #WE,#CS2,+5V,全地址译码举例,部分地址
14、译码举例,如同一物理存储器占用两组地址： F0000HF1FFFH B0000HB1FFFH 这两个地址都 指向同一个单元 A18不参与译码,A19,A17,A16,A15,A14,A13,&,1,到 6264 CS1,部分地址译码举例,应用举例,将SRAM 6264芯片与系统连接，使其地址范围为：38000H39FFFH和78000H79FFFH。 选择使用74LS138译码器构成译码电路,Y0# G1 Y1# G2A Y2# G2B Y3# Y4# A Y5# B Y6# C Y7#,片选信号输出,译码允许信号,地址信号,（接到不同的存储体上）,74LS138逻辑图：,74LS138的真值
15、表：（注意：输出低电平有效） 可以看出，当译码允许信号有效时，Yi是输入A、B、C的函数，即 Y=f(A,B,C),1,1,1,1,1,1,1,1,X X X,其 他 值,0,1,1,1,1,1,1,1,1 1 1,1 0 0,1,0,1,1,1,1,1,1,1 1 0,1 0 0,1,1,0,1,1,1,1,1,1 0 1,1 0 0,1,1,1,0,1,1,1,1,1 0 0,1 0 0,1,1,1,1,0,1,1,1,0 1 1,1 0 0,1,1,1,1,1,0,1,1,0 1 0,1 0 0,1,1,1,1,1,1,0,1,0 0 1,1 0 0,1,1,1,1,1,1,1,0,0 0 0,1 0 0,Y7,Y6,Y5,Y4,Y3,Y2,Y1,Y0,C B A,G1 G2A G2B,D0D7,A0,A12,WE,OE,CS1,CS2,A0,A12,MEMW,MEMR,D0D7,G1,G2A,G2B,C,B,A,&,&,A19,A14,A13,A17,A16,A15,+5V,Y0,下图中A18不参与译码，故6264的地址范围为：,38000H39FFFH 78000H79FFFH,6264,8088 大,
