《微机原理第七章 基于ARM内核的微处理器芯片介绍课件》由会员分享，可在线阅读，更多相关《微机原理第七章 基于ARM内核的微处理器芯片介绍课件（48页珍藏版）》请在金锄头文库上搜索。
1、1,第7章 基于ARM内核的微处理器芯片简介,2学时,2,7.1 ARM926EJ-S处理器内核,ARM9系列的通用可综合宏单元处理器内核 采用v5TEJ的ARM指令集体系结构,ARM9EJ-S整型内核 存储器管理单元(MMU) 独立的指令和数据AMBA AHB总线接口 独立的指令和数据紧耦合存储器(TCM)接口 提供对外部协处理器的支持,3,ARM926EJ-S外部接口图,复位、时钟、中断 调试接口 JTAG调试接口 其他配置接口 ETM接口 数据存储器接口 指令存储器接口 数据AHB接口 指令AHB接口 协处理器接口,4,ARM926EJ-S系统控制协处理器CP15,5,ARM926EJ-
2、S系统控制协处理器CP15,系统控制协处理器(CP15)用于配置和控制ARM926EJ-S处理器。 缓存、紧耦合存储器、存储器管理单元以及大部分其他系统选项都由CP15寄存器控制。 用户只能在特权模式下使用MRC和MCR指令来访问CP15寄存器。,除以下情况外，所有已定义的CP15寄存器位在复位时都被清零： 在复位时若信号VINITHI为低电平，则V位被清零；若信号VINITHI为高电平，则V位被置位。 在复位时若信号BIGENDINIT为低电平，则B位被清零；若信号BIGENDINIT为高电平，则B位被置位。 在复位时若INITRAM引脚为高电平，则TCM指令被使能。处理器将指令ITCM区域
3、寄存器的指令ITCM允许位置位，并从指令TCM引导系统。,6,ARM926EJ-S,存储器管理单元MMU Cache和写缓冲器 紧耦合存储器接口 总线接口单元 非高速缓存取指 嵌入式跟踪宏单元 电源管理 对各模块简要了解即可,7,7.2 ARM9微处理器,飞思卡尔MC9328MX21 Atmel公司AT91SAM9263 三星S3C2440A 意法半导体STR91x,8,飞思卡尔MC9328MX21,飞思卡尔公司采用ARM内核的微处理器命名为i.MX系列，该系列主要包含以下子系列： i.MXS，i.MXL，i.MX1，i.MX21，i.MX27，i.MX31，i.MX35，i.MX37和i.M
4、X51。 该系列微处理器主要应用于智能手机、便携式多媒体播放器、便携式导航设备、视频监控、销售终端机系统和条码扫描仪等消费类、工业、健康等领域的产品。 除i.MX系列微处理器以外，飞思卡尔公司还有少数其他产品也采用了ARM内核，例如适用于便携式多媒体播放器和导航设备的STMP37XX系列产品。,9,飞思卡尔MC9328MX21,i.MX21采用32.768 KHz的实时时钟，最大内核工作时钟可达266 MHz 内核采用1.5 V供电，外围及I/O接口采用3.3 V供电，使用289脚的PBGA封装 集成了MPEG4编解码器、LCD控制器、USB OTG接口、CMOS传感器接口和AC97主控制器
5、i.MX21集成了NAND Flash控制器接口，设计者可以选用廉价的NAND Flash器件作为系统的非易失存储器 通过i.MX21内部集成的PCMCIA/CF，USB和MMC/SD等接口，可以进行WLAN和蓝牙等多种功能的扩展,10,MC9328MX21内部结构框图,11,Atmel公司AT91SAM9263,Atmel公司采用ARM内核的微处理器命名为AT91系列，该系列主要包含以下子系列： AT91M42800A，AT91M55800A AT91RM9200，AT91SAM7A AT91SAM7L(低功耗)，AT91SAM7S AT91SAM7SE，AT91SAM7X AT91SAM9
6、，AT91SAM9XE和AT91X40,12,Atmel公司AT91SAM9263,13,Atmel公司AT91SAM9263,基于ARM926EJ-S内核的32位微处理器 带有MMU存储器管理单元，支持DSP扩展指令和JAVA硬件加速，当运行在200MHz时拥有220MIPS的运算性能 AT91SAM9263具备两组独立的外部存储器总线EBI0和EBI1，可以连接多种内存设备和大容量IDE硬盘设备 内部嵌有LCD控制器，可支持2D图形加速、双通道DMA和图像传感器接口 集成了多种标准外设接口，例如USART，SPI，TWI，定时计数器，PWM，多媒体卡接口和CAN控制器等,14,AT91SA
7、M9263内部结构框图,15,三星S3C2440A,Samsung公司采用ARM内核的微处理器主要按照应用来划分。 通用型32位MCU主要采用ARM7TDMI内核，面向CAN/LIN总线、以太网、发动机控制和RFID等应用场合。 Samsung公司的更多采用ARM内核的微处理器主要面向消费类便携式设备，例如： 采用ARM7TDMI内核的S3C44B0和S3C3410 采用ARM926EJ-S内核的S3C2412，S3C2413，S3C2416，S3C2450和S3C24A0 采用ARM920T内核的S3C2410，S3C2440，S3C2442和S3C2443 采用ARM1176JZF内核的S
8、3C6400等,16,三星S3C2440A,采用ARM920T内核，实现了存储器管理单元MMU，AMBA总线和哈佛架构的高速缓冲体系结构。 在高速缓存方面采用了独立的16 KB的I-cache和16 KB的D-cache。 采用0.13 m CMOS工艺标准宏单元和存储器单元，其低功耗、简洁的结构和全静态电路设计特别适合对成本和功耗敏感的应用。 为了降低整机系统的成本，S3C2440A提供了各类丰富的功能模块，在系统设计中无需配置额外的外部组件。,17,S3C2440A内部结构框图,18,存储器接口,单字节的Boot ROM 设计：,19,存储器接口,用字节EEPROM/FLASH 设计半字B
9、oot ROM：,20,存储器接口,用半字EEPROM/FLASH 设计半字BOOT ROM：,21,存储器接口,用字节EEPROM/FLASH 设计的字Boot ROM,22,意法半导体STR91x,ST(意法半导体)公司采用ARM内核的微处理器主要包括三个系列： 采用Cortex-M3内核的STM32系列、采用ARM7TDMI内核的STR7系列和采用ARM966E-S内核的STR9系列。 STM32系列包含STM32101，STM32102和STM32103子系列； STR7系列包含STR710，STR730和STR750子系列； STR9系列包含STR910，STR911和STR912子
10、系列。,23,意法半导体STR91x,采用96 MHz ARM966E-S内核，带有单周期的DSP指令和与介质无关的联网功能； 具有优化DMA数据流的10/100 M以太网接口； 具有容量高达96 KB的SRAM，544 KB的双体闪存，SRAM或闪存都可以用于指令或数据存储； 支持USB，CAN，SPI，I2C，UART/IrDA和多个计时器，最多80个5 V兼容的GPIO； 带有10位ADC并具有全方位的CPU监控功能； 灵活的功耗和时钟管理功能，具有多种低功耗模式和带闹钟功能的低功耗实时时钟。 这一架构允许同时访问代码和数据，从闪存执行代码的最高速度可达96 MIPS；同时，在外设和SR
11、AM之间能够实现高达384 Mbps的DMA数据传输。 大容量存储器可满足复杂的应用、实时操作系统(RTOS)、通信协议栈和数据存储的需求；双体闪存是实现在线编程(IAP)和E2PROM仿真的理想结构。,24,STR91x内部结构框图,25,7.3 构造ARM微处理器最小硬件系统,最小硬件系统通常是指以嵌入式处理器为核心，包含电源、时钟和复位等保障处理器正常工作的基本硬件电路 通常还包括用于引导和装载基本程序的存储器电路，以及用于系统调试和监控的调试接口电路。,26,S3C2440A最小硬件系统,ARM微处理器； 电源模块，包括CPU内核和I/O接口电源电源； 时钟模块，包括系统主时钟和实时时
12、钟； 复位模块，包括系统上电复位、手动复位和内部复位； 存储器模块，包括程序保存存储器和程序运行存储器； JTAG调试接口模块。,27,基于S3C44BOX开发的通用嵌入式系统的系统框架图,28,电源模块,电源模块是系统工作的能量来源，其电压、纹波、内阻和驱动能力等性能直接影响到系统工作的稳定性，因此电源模块在系统设计中至关重要。 电源电压一定要在系统需求的范围之内 电源的驱动能力一定要能满足整个系统的功率需求 电源纹波和电路干扰的处理 在设计PCB时需要对模拟电源和数字电源进行物理上的隔离,29,电源模块,30,时钟模块,时钟模块为系统提供同步工作信号，其稳定性直接关系到系统的工作稳定性 在
13、ARM嵌入式系统中通常包括频率较高的系统主时钟和频率较低的实时时钟 S3C2440A时钟模块： 16.9344 MHz的系统主时钟 32.768 KHz的实时时钟,31,时钟模块,经锁相环后得到FCLK，HCLK，PCLK和UCLK四组时钟信号： FCLK：ARM920T内核 HCLK：AHB总线、存储器控制器、中断控制器、LCD控制器、DMA控制器和USB主机模块 PCLK：访问APB总线的外设，如WDT，I2S，I2C，PWM定时器，MMC接口，ADC，UART，GPIO，RTC和SPI等模块 UCLK：USB模块需要的48 MHz时钟,32,时钟模块,33,复位模块,系统上电复位、手动复
14、位和内部复位 一般来说系统对外部复位信号波形有一定的要求，若不能满足要求(例如持续时间过短)，则系统将不能正常工作。,34,存储器模块,存储器模块为系统程序的保存和运行提供空间，在系统设计中主要根据处理器的存储器接口选择合适的存储器芯片（存储类型、容量、速度和接口类型 ） 存放程序的NAND Flash存储器和用于程序运行的SDRAM存储器 “Steppingstone” 用于引导系统,35,存储器模块,36,调试接口,ARM微处理器一般都采用JTAG作为调试接口 nTRST，TMS，TCK，TDI和TDO,LED接口及驱动设计,38,38,GPGCON是GPIO G端口的配置寄存器，它决定每
15、个管脚使用什么功能，它可以配置管脚为输入，输出等功能 GPGDAT是GPIO G端口的数据寄存器，如果端口被配置为输出端口，则数据可以写入到G口的数据寄存器中；如果端口被配置为输入端口，则数据从G口的数据寄存器中读出数据 GPGUP是GPIO G端口的上拉寄存器，它控制G口的上拉功能是否有效，为0时，上拉有效，为1时，上拉无效,与GPIO（LED接口）相关的控制寄存器,PORT G控制寄存器功能描述及控制字设置,;设置GPG5GPG8(即LED4-LED7)为output GPGCON EQU 0 x56000060 ldr r0,=GPGCON ldr r1,r0 bic r1,r1,#0
16、x0003fc00 orr r1,r1,#0 x00015400 str r1,r0,PORT G上拉寄存器功能描述及控制字设置,;禁止GPG5GPG8(即LED4-LED7)端口的上拉电阻 GPUP EQU 0 x56000068 ldr r0,=GPGUP ldr r1,r0 orr r1,r1,#0 x01e0 str r1,r0,; 点亮LED4，即GPG5(即LED4) 输出为0 GPGDAT EQU 0 x56000064 ldr r2,=GPGDAT ldr r3,r2 orr r3,r3,#0 x01e0 bic r3,r3,#0 x0020 str r3,r2,PORT G数据寄存器功能描述及操作,RS232串行接口设计,RS232 COM PORT 原理图,（1）UART0行控制寄存器：主要配置操作模式，校验位，停止位，数据位,;ULCON0 设置为 0 x03, 含义是正常操作模式,无校验,停止位1,8个数据位 ULCON0 EQU 0 x50000000 ldr r2,=ULCON0 ; mov r3,#0 x0
