《微机原理与接口技术v12-第6章课件》由会员分享，可在线阅读，更多相关《微机原理与接口技术v12-第6章课件（87页珍藏版）》请在金锄头文库上搜索。
1、微机原理与接口技术,第6章 内存储器接口 Memory Interface,教学重点, 内存储器, 存储器扩展技术, 地址译码技术,6.1.1 存储器概述,1.存储元、存储单元、存储器 2.存储器有两种基本操作 读指从存储器中读出数据，非破坏性操作 写指把信息写入存储器，破坏性操作 3. 所有的存储芯片都设有地址引脚、数据引脚、读、写控制脚及片选脚。,6.1.2 存储器分类,按存取速度 Cache 主存 辅存 按存储介质 磁存储器：磁芯（指南针）、磁盘、磁带 光学存储器：CD-ROM 半导体存储器：半导体集成电路存储器,多级存储器体系,6.1.2半导体存储器的分类,按工作方式 随机存取存储器R
2、AM：可读可写、断电丢失 只读存储器ROM：正常只读、断电不丢失,详细分类，请看图示,按器件原理 TTL：速度快、集成度低、功耗大、价格较高 MOS：速度慢、集成度高、功耗低、价格低,6.1.2半导体存储器的分类（续）,详细展开，注意对比,半导体存储器,随机存储器 RAM,只读存储器 ROM,其它存储器 Flash（U盘）,双极型RAM,MOS型RAM,静态RAM（SRAM）,动态RAM（DRAM）,掩模式ROM,PROM,EPROM,E2PROM,读写存储器RAM,只读存储器ROM,掩膜ROM：信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改 EPROM：用紫外光擦除，擦除后
3、可编程；并允许用户多次擦除和编程 (1)顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息 (2)一般使用专门的编程器（烧写器）编程 (3)编程后，应该贴上不透光封条 (4)出厂未编程前，每个基本存储单元都是信息 “1” 编程就是将某些单元写入信息0,EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除,6.1.3半导体存储器的性能指标,容量 容量是指存储器芯片上能存储的二进制数位数 一般用Nm表示 N表示该芯片有多少个单元，与芯片的地址引脚有关 m表示每个单元可存储的二进制位
4、数，与芯片的数据引脚有关 存取速度 可靠性 功耗,6.1.3半导体存储器的性能指标（续）,容量 Intel 2114 RAM 容量为1K4 存取速度 可靠性 功耗,6.1.3半导体存储器的性能指标（续）,容量 存取速度 以存取时间来度量 指从CPU给出有效的存储器地址到存储器输出有效数据所需要的时间，一般以ns为单位 存取时间越小，存取速度越快 存取周期：连续启动两次独立的存储器操作所需间隔的最小时间 可靠性 功耗,6.1.3半导体存储器的性能指标（续）,容量 存取速度 可靠性 平均故障间隔时间MTBF衡量 功耗 指每个存储元消耗功率的大小，单位为微瓦/位（W/Bit）或者毫瓦/位（mW/Bi
5、t）,6.1.4 SRAM的存储元,B,A,6个MOS管组成双稳态电路 T1截止，T2导通为“0”；T1导通，T2截止为“1”；A、B两点的电位总是互为相反的，因此它能表示1位二进制的0和1 T1、T2为工作管，T3、T4负载管，T5、T6、T7、T8控制管（其中T7、T8共用） 写入：X线Y线有效，使T5T6T7T8导通，写控制有效，使单元数据线与外部数据线连通，靠T1T2的截止与导通记录信息 读出： X线Y线有效，使T5T6T7T8导通，读控制有效，使单元数据线与外部数据线连通，从T2端读出信息,6.1.4 半导体存储器芯片的结构,6.1.4半导体存储器芯片的结构（续）, 存储体存储器芯片
6、的主要部分，用来存储信息 地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元 片选和读写控制逻辑选中存储芯片，控制读写操作 数据缓冲器: 暂存数据，协调CPU与存储器速度上的差异,存储体,每个存储单元具有一个唯一的地址，可存储1位或多位二进制数据 存储容量与地址、数据线根数有关： 芯片的存储容量 存储单元数存储单元的位数2nm n：片内地址线根数 m: 数据线根数 在存储容量的表示方法中，常常用到KB、MB、GB等,地址译码电路, 片选和读写控制逻辑,片选端CS* 有效时，可以对该芯片进行读写操作 输出OE* 控制读操作。有效时，芯片内数据输出 该控制端对应系统的读控制线 写WE*
7、控制写操作。有效时，数据进入芯片中 该控制端对应系统的写控制线,SRAM,SRAM的基本存储单元是触发器电路 SRAM一般采用“字结构”存储矩阵： 每个存储单元存放多位（4、8、16等） 每个存储单元具有一个地址,SRAM 2114 SRAM 6264,SRAM芯片2114,存储容量为1K4,18个引脚： 10根地址线A9A0 4根数据线I/O4I/O1 片选CS* 读写WE*,SRAM 2114的功能,SRAM芯片6116,存储容量为2K8 24个引脚： 11根地址线A10A0 8根数据线D7D0 片选CS* 读写WE*、OE*,SRAM 6116的功能,SRAM芯片6264,存储容量为8K
8、8 28个引脚： 13根地址线A12A0 8根数据线D7D0 片选CS1*、CS2 读写WE*、OE*,SRAM 6264的功能,CPU与SRAM的连接方法,CPU与SRAM的连接方法, 低位地址线、数据线、电源线直接相连； 高位地址线经译码后连接SRAM的片选信号CS*； 控制总线组合形成读/写控制信号WE*或OE*/WE*,基本控制信号的组合方法,DRAM,DRAM的基本存储单元是单个场效应管及其极间电容 必须配备“读出再生放大电路”进行刷新 DRAM一般采用“位结构”存储体： 每个存储单元存放1位 需要8个存储芯片构成一个字节单元 每个字节存储单元具有一个地址,DRAM集成度高，引脚数目
9、受到小型化封装的限制，因此地址线采用分时的做行列地址使用； DRAM内部有两个特点：一是具有行地址锁存器和列地址锁存器；二是内部具有读出再生放大电路，提高信号输出功率；,DRAM存储元,写入：行选择有效，T1导通，写入信息送上数据线，列选择有效，T2导通，信息写入存储电容。 读出：行选择列选择均有效，T1、T2导通，C上的信息送上数据线。,目前PC中所用的有SDRAM、DDR SDRAM、RDRAM、DDR2等四种类型,动态RAM（DRAM）,DDR (Double Data Rate) DRAM,Synchronous DRAM （SDRAM）,DDR2 DRAM,典型DRAM2164,存储
10、容量为64K1 16个引脚： 8根地址线A7A0 1根数据输入线Din 1根数据输出线Dout 写允许WE* 列地址选通CAS* 行地址选通RAS*,典型动态RAM2164,DRAM2164读周期,读周期：存储地址需要分两批传送 行地址选通信号RAS*有效，开始传送行地址 随后，列地址选通信号CAS*有效，传送列地址，CAS*相当于片选信号 读写信号WE*读无效 数据从DOUT引脚输出,DRAM2164写周期,写周期:存储地址需要分两批传送 行地址选通信号RAS*有效，开始传送行地址 随后，列地址选通信号CAS*有效，传送列地址 读写信号WE*写有效 数据从DIN引脚进入存储单元,EPROM,
11、顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息 一般使用专门的编程器（烧写器）编程 编程后，应该贴上不透光封条 出厂未编程前，每个基本存储单元都是信息 “1” 编程就是将某些单元写入信息0,EPROM 2716 EPROM 2764,EPROM芯片27256,存储容量为32K8 28个引脚： 15根地址线A14A0 8根数据线D7D0 片选CE* 输出允许信号OE* 编程电压输入端VPP,EPROM存储器与CPU的连接,编程电源Vpp固定接+5V或由开关控制接Vcc、Vpp； 低位地址线、数据线、工作电源线直接相连； CS*和OE*信号分别由CPU高位地址线和控制总线译码后产生。,电可
12、擦除的可编程ROM（E2PROM）,用加电方法，进行在线擦写 可字节擦写、块擦写和整片擦写方法 并行EEPROM：多位同时进行 串行EEPROM：只有一位数据线,E2PROM 2817 E2PROM 2864,E2PROM芯片2864A,存储容量为8K8 28个引脚： 13根地址线A12A0 8根数据线I/O7I/O0 片选CE* 读写OE*、WE* 状态输出RDY/BUSY*,6.3 存储器扩展技术,若芯片的数据线正好8根： 一次可从芯片中访问到8位数据 全部数据线与系统的8位数据总线相连 若芯片的数据线不足8根： 一次不能从一个芯片中访问到8位数据 利用多个芯片扩充数据位 这个扩充方式简称
13、“位扩展”,6.3.1位扩展(1),位扩展(2),A0,A6,位扩展的电路连接方法： 将每个存储芯片的地址线和控制线（包括CS*、RD*、WR*等）全部同名接在一起，而将它们的数据线分别引出接至DB上的不同位上。,位扩展(3),数据线连接于系统数据总线的不同位数 其它的引脚连接都一样 这些芯片应被看作是一个整体 常被称为“芯片组”,位扩展说明,存储芯片地址线的连接,芯片的地址线通常应全部与系统的低位地址总线相连 寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码”,片内译码,A9A0,存储芯片,6.3.2 存储容量的字扩展,假设此时存储芯片上每个存储单元的字长已满足要求（字长已为
14、8位），只是存储单元不够，需要增加的是存储单元数量，这种扩展简称为“地址扩展”或“字扩展” 进行“字扩展”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址 这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现,字扩展(1),字扩展的电路连接方法： 将每个存储芯片的地址线、数据线和控制线（包括CS*、RD*、WR*等）全部同名接在一起，而将片选端分别引出到地址译码器的不同输出端，即用片选信号来区别各个芯片的地址。,字扩展(2),译 码 器,D0,D7,A15,A14,6.3.3存储容量的字位扩展,扩展时需要的芯片数量计算： 若要构成MN位的存储器，若使用pk位的芯片（pM
15、，kN），则构成这个存储器需要（M/p）（N/k）个这样的存储器芯片。 进行字位扩展时，一般先进行位扩展，使构成字长满足要求的内存块，然后再用若干个这样的模块进行字扩展，使总存储容量满足要求。,半导体存储器与CPU的连接,这是本章的重点内容 RAM、ROM与CPU的连接 译码方法同样适合I/O端口,存储芯片与CPU的连接,1. 存储芯片的数据线 2. 存储芯片的地址线 3. 存储芯片的片选端 4. 存储芯片的读写控制线,6.2 地址译码（片选控制方法）,线选法 局部译码 全译码,线选法,线选法：只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）,线选法示例,切记： A14A13
16、00的情况不能出现， 00000H01FFFH的地址不可使用！,容量：8K8,地址范围计算,线选法地址分析(1),地址重叠 ！,地址重叠,地址重叠：一个存储单元具有多个存储地址。 原因：有些高位地址线没有用、可任意。 使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个“可用地址”。 选取一个可用地址的原则： 高位地址全为0。,线选法地址分析(2),地址不连续 ！,地址范围计算,线选法小结,构成简单 有地址重叠，地址空间严重浪费 有可能地址不连续,译码和译码器,译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程 译码电路可以使用门电路组合逻辑 译码电路更多的是采用集成译码器 常用的2:4译码器： 74LS139 常用的3:8译码器： 74LS138 常用的4:16译码器：74LS154,译码器74LS138,74LS138的功能表,（2）部分译码,部分译码：只有部分高位地址线参与对存储芯片的译码 仍然存在地址重叠 可简化译码电路的设计 但系统的部分地址空间将被浪费,部分译码示例,全译码
