《微型计算机技术(第三版)孙德文(编)课后习题答案(全)课件》由会员分享，可在线阅读，更多相关《微型计算机技术(第三版)孙德文(编)课后习题答案(全)课件（129页珍藏版）》请在金锄头文库上搜索。
1、微型计算机原理,微型计算机技术 微型计算机技术及应用，清华大学出版社，戴梅萼等编著。,第一章 微型计算机概论,1.1 微型计算机简介 1.1.1 基本概念 一、微处理器 由一片或几片大规模集成电路组成的具有运算器和控制器功能的中央处理器（CPU或MPU） 二、微型计算机 三、微型计算机系统,运算器 微处理器 控制器 寄存器组 微型计算机 内部总线（片总线） （主机） 内存储器（RAM和ROM） 输入/输出接口（并行和串行） 系统总线（内总线、微机总线）（AB、DB、CB） 硬件 定时电路（时钟脉冲发生器） 外存储器（磁盘、磁带、光盘） 外部设备 输入设备（键盘、鼠标等） 微型 输出设备（CRT
2、、打印机、绘图仪等） 计算机 外围设备 专用电路（过程控制I/O通道）（A/D、D/A、数据终端等） 系统 外总线（通信总线） 电源、面板和机架等 软件 系统软件 应用软件 考虑到总线的微机系统，如图1-3,1.1.2 微处理器发展简况,从1946年经历了5代,从71年开始,微机是第四代,也已经历了4代. 第一代(197173) 4位和低档8位微处理器 集成度：2300管子/片，时钟：1MHz 如：Intel 4004、Intel 4040、 Intel 8008 第二代（7378） 中、高档8位微处理器 集成度：5400管子/片，时钟：24MHz 如：Intel 8080、 MC6800、Z
3、-80、 Intel 8085 第三代（7881） 16位微处理器 集成度：68000管子/片，时钟：410MHz 如：Intel 8086、 MC68000和68010、Z-8000,性能欲赶上中档小型机。 第四代（81 ） 32位微处理器 集成度：17万100万管子/片，时钟：20，200MHz 如：Intel 80386、 Intel 80486、Pentium（Pro、MMX、IIV）、MC68020、MC68030、MC68040、Z80000,1.1.3 微型计算机的分类概述,(一)按数据总线位数划分 1、4位微机 应用： 2、8位微机 3、16位微机 4、32位微机 5、位片式,
4、(二)按组装形式和系统规模划分,1、单片机（微控制器、嵌入式计算机） 微型计算机制作在一个芯片中，有时包括A/D、D/A转换器。 应用：智能化仪器仪表，控制领域。 特点：体积小、功耗低。 常用：MCS-518系列，-96系列，MC6805。 2、单板机 微型计算机、小键盘、发光二极管显示器、监控程序等安装在一块印刷电路板上。 如：TP-801、TP-86,应用：生产过程的实时控制、教学实验。 3、个人计算机（Personal Computer） 由微处理器芯片、存储器、接口装在印刷电路上，加上插件板组成主机，再配上外部设备、系统软件组成。 特点：便于搬动，不需要维护，价格低，可供个人或家庭使用
5、的计算机。 如：Altair 8080、Apple II、IBM-PC/XT、 IBM-PC/AT、IBM-PS/2、PC兼容机（PC286、386、486、Pentium等） 应用：商业、家用、科学和教育领域。 4、工程工作站和超级微型机,第二章 80X86微处理器的结构,重点介绍8086和80386的结构特点、编程结构、引脚信号功能及总线时序。 2.1 从8086到Pentium III 2.1.1 Intel 8086微处理器的基本结构 16位，约29000个晶体管，频率有5、8、10MHz。 一、组成 由总线接口部件BIU和执行部件EU组成。,1、总线接口部件BIU 负责与存储器、I/
6、O端口传送数据。 组成：16位段寄存器（CS、DS、SS、ES） 16位指令指针（IP） 6个字节指令队列 地址形成逻辑（20位地址加法器） （I/O）总线控制逻辑 功能： 1）在EU执行指令的过程中，BIU始终能从存储器中预先取出一些指令送到指令队列中排队，遵从先进先出的次序。,2）根据EU的请求，完成CPU与存储器或I/O设备之间的数据传送，形成20位的内存物理地址。 2、执行部件EU 负责指令的执行。 组成：16位的算术/逻辑单元ALU（加法器） 16位状态标志寄存器 4个通用寄存器（AX、BX、CX、DX） AH和AL 4个专用寄存器（SP、BP、DI、SI） 暂存（运算）寄存器 EU
7、控制系统,注： 1）寄存器组和数据传输通路间可进行快速传输。 2）EU不与系统总线相联。 功能： 1）从BIU的指令队列中获取指令、执行指令。 2）向BIU发出请求，提供数据和所需访问的内存或I/O端口的地址信息。 3）对通用寄存器和标志寄存器进行管理， 主要操作类型： 1）算术/逻辑运算、串处理、BCD码调整。 2）计算寻址要求的单元地址的位移量，EU将这个16位位移量送BIU。,二、工作方式 微处理器通过总线和外部部件交换信息，当执行一条指令时，一般要占用二次总线，总线非常忙，要提高微处理器的利用率和整个系统的执行速度，必须充分利用总线。并行工作方式：BIU和EU处于并行工作状态，取指令与
8、数据不占用额外时间，在执行指令时同时取下一条指令与数据，这样总线总不空闲。,2.1.2 Intel 80286微处理器的基本结构,标准的16位处理器,8086向上兼容。 一、组成： 4个部件 地址部件AU：形成物理地址 指令部件IU：译码，放已被译码指令队列 执行部件EU：执行指令 总线部件BU：取代码和读写数据，CPU与系统间的高速接口，放预取队列。 二、并行工作方式 指令可预取、预译，提高吞吐率。,三、优点 1、速度更快 2、地址空间更大，24位，虚存可达1GB。 3、工作于两种方式 1）实方式（实地址方式） DOS应用程序占用全部系统资源。 2）保护方式（保护虚地址方式） A、通过硬件控
9、制多任务间快速切换，用四层特权支持操作系统和任务分离及程序和数据的保密，具有多用户和多任务处理功能。 B、具有虚拟内存管理，通过软件切换进入虚拟的8086工作方式。,2.1.3 Intel 80386微处理器的基本结构,1985年推出，32位微处理器,片内集成27.5万只晶体管,速率从12.5MHz,高达50MHz。 一、组成 由三大部分的六个部件组成。如图2-3所示。 1、总线接口部件BIU 中央处理部件与系统之间的高速接口，对总线使用进行排优，进行总线传送的控制以充分利用总线宽度，并对80386和协处理器的协调进行控制。,2、中央处理部件CPU 1）指令预取部件IPU 16字节长，在总线空
10、闲周期，读4个字节，可存5条指令（平均3.5字节/条）。 2）指令预译码部件IDU（译码器和译码指令队列） 3）执行部件EU ALU、8个32位通用寄存器、64位移位寄存器、乘/除法器。 采用流水线技术： 1）指令提取和执行重叠进行；,2）有效地址形成，逻辑地址往线性地址转换，线性地址往物理地址转换这三个动作重叠进行。 3、（集成的）存储管理部件MMU 1）分段部件SU：管理逻辑地址空间，将逻辑地址转换为线性地址，面向程序员。 为便于多任务实现指令与数据区的重新定位及任务间的隔离，以提供模块性和保护性。各任务的程序以段空间为目标分别编程。 段长度可变，小于4GB，整个逻辑空间为16K个段=21
11、4=64MMB 2）分页部件PU：管理物理地址空间，将线性地址转为物理地址。,段可分为页面，页小于等于4KB，取4KB。 把活动任务当前所需的少量页面放在存储器中，提高存取效率。 在禁止分页或无PU时，物理地址=线性地址。,二、主要性能,1、灵活的32位微处理器 可8、16、32或位场等多种数据类型。 2、存储空间 32位地址总线 232=4GB 虚拟存储空间 246=64TB 存储器分段结构，段长可达4GB 3、集成的存储管理部件 （1）支持虚拟存储器 （2）可选择的片内分页机构,（3）4级保护 （4）与80286完全兼容 4、目标代码与8086系列微处理器兼容 5、三种工作方式 （1）实地
12、址方式 （2）保护方式 支持硬件调度 （3）虚拟8086方式 允许在受保护和分页的系统中运行8086软件，可同时模拟多个8086微处理器，使DOS程序能在保护方式下作为其中一个任务运行。,6、优化的系统性能 （1）指令的流水线结构 （2）具有片内地址转换的高速缓冲存储器 （3）时钟可达33MHz，总线周期仅2T （4）总线带宽32MB/S 7、通过80387协处理器支持高速数值处理 8、完整的系统开发工具 9、高速CHMOSIII技术 当系统闲置时，CPU将工作频率降到0MHz，此时功耗极低。,2.1.4 Intel 80486微处理器的基本结构特点,1989年问世，集成120万晶体管，频率可
13、达50MHz，支持二级Cache，基本沿用80386的体系结构，同80386相比，其特点： （1）采用RISC技术，同时以布线逻辑代替微代码控制，在一个时钟周期执行一条指令； （2）采用片内Cache、片内浮点运算协处理器FPU，引线缩短、片内数据总线加宽，CPU与FPU间采用高速总线传输，数据通路是64位和128位，且Cache与浮点寄存器间可直接进行数据交换，不必经过80486，提高处理速度。,（3）采用突发式总线方式，使与一地址相关的一组数据都可输入/输出，加速CPU与内存的数据交换； （4）可模拟多个80286实现多层次的多任务功能。,2.1.5 Intel Pentium微处理器的基
14、本结构,1993年推出，集成310万只晶体管，频率达150MHz，性能超过工作站和超级小型机，同等80486相比，结构上的特点： （1）超标量流水线 超标量：含多个指令执行部件和多条指令流水线。 有U和V两条指令流水线，各自有独立的ALU、地址生成逻辑和Cache接口，每条流水线分指令预取、指令译码、地址生成、指令执行和回写5个步骤，这样每个时钟周期内可执行两条整数指令。,（2）重新设计的浮点部件 执行过程分8个流水步级，对MUL、LOAD及MOV、PUSH、DEC、INC等常用指令不用微程序而由硬件来实现，提高速度。 （3）独立的指令Cache和数据Cache 减少争用Cache的冲突，采用
15、32*8线宽，以支持64位总线，数据Cache有两种接口分别与U和V流水线相连，可支持突发式读写操作（即向Cache写数据和释放回内存可同时进行），提高数据传输速度。 （4）分支预测 有两条预取指令缓冲队列，一个以顺序方式预取，一个以转移方式预取（称分支目标缓冲器。,某条指令产生分支时，记下该指令和分支目标地址，以预测再次产生分支时的路径，保证流水线的预取在执行前取完，而不落空。适用于循环操作。 （5）采用64位外部数据总线 Pentium内部数据总线32位，但CPU和内存进行数据交换的外部数据总线采用64位总线，提高数据传输速度，可达528MB/S。但功耗大15W，浮点运算能力低于一些RIS
16、C处理器。 可见从16位到32位，主要从体系结构设计上有概念性的更新。,2.1.6 Pentium Pro微处理器（高能奔腾）,1995年推出，比Pentium芯片增加的内容： （1）一封装内两个芯片 CPU内核有2个8KB的L1 Cache； 256KB的L2 Cache，与CPU内核用全速总线相连，提高程序运行速度。 （2）指令分解为微操作 采用RISC技术，便于流水线并行执行，提高指令运行速度。 （3）乱序执行和推测执行 使指令流能最有效地利用内部资源。,（4）超级流水线和超标量技术 14级超级流水线结构，3路超标量结构，提高并行处理能力，提高性能。,2.1.7 Pentium MMX微处理器Intel P55C（多能
