《嵌入式系统开发2 课件》由会员分享，可在线阅读，更多相关《嵌入式系统开发2 课件（34页珍藏版）》请在金锄头文库上搜索。
1、第二章 S3C2410及其最小系统,S3C2410硬件平台 S3C2410处理器介绍 S3C2410处理器内核结构 基于S3C2410的最小系统,1. S3C2410硬件平台,开发平台及与PC间的连接,2. S3C2410处理器介绍,三星公司的基于ARM920T内核的嵌入式微处理器 ARM9TDMI、MMU和高速缓存 两个协处理器：调试控制和存储、测试控制 面向手持设备及高性价比、低功耗应用 203MHz 片内独立电源供电方式 内核1.8V 存储单元1.8/2.5/3.3V I/O端口3.3V,电源电压为5V，经LM1085-3.3V 和AS1117-1.8V得到适当电压,S3C2410处理器
2、的资源：,SDRAM和外部存储器接口 LCD控制器（支持4K颜色的STN或256K色TFT的LCD） 4通道DMA，具有外部请求引脚 3通道UART，其中一个通道可作为IrDA通信接口 1个IIC总线控制器，1个IIS总线控制器 2个USB主机接口，1个USB设备接口 4通道PWM定时器，1通道内部计时器 117个通用I/O口和24位外部中断源 8通道10位ADC 看门狗定时器和RTC实时时钟 SD接口和MMC卡接口,272脚的BGA封装形式,S3C2410引脚功能分类：,总线控制（地址、数据、片选等）； SDRAM/SRAM（RAM存储器的读写等）； Flash（Nand Flash的片选、
3、读写等） LCD控制单元（数据、同步等信号）、触摸屏单元（4位） 中断控制单元（外部中断请求，24位） 异步通信接口（数据发送、接收等） A/D、IIC、IIS、SPI、SD、USB等接口 通用端口（117位，部分仅用于输出） JATG测试端口（5位） 复位、时钟和电源,3.S3C2410处理器内核结构,由四大部分构成 ARM920T内核 AHB总线模块 APB总线模块 锁相环及时钟产生模块,ARM920T内核：,AHB总线及时钟产生模块：,AHB主要用于高性能模块(如CPU、DMA和DSP等)之间的连接， 具有特性：单个时钟边沿操作；支持突发传输；支持分段传输；支持多个主控制器；可配置32位
4、128位总线宽度；支持字节、半字节和字的传输。整个AHB总线上的传输都由主模块发出，由从模块负责回应。,APB总线模块：,APB主要用于低带宽的周边外设之间的连接，总线架构不支持多个主模块，在APB里面唯一的主模块就是APB 桥。其特性包括：两个时钟周期传输；无需等待周期和回应信号；控制逻辑简单，只有四个控制信号。,4.基于S3C2410的最小系统,嵌入式处理器 保证合理的电压 提供准确的时钟信号 能够复位 提供启动文件的存储器系统 调试接口,怎样才能构成嵌入式最小系统：,最小系统结构框图,4.1 时钟与电源管理,系统的电源工作模式决定时钟的开闭 低速模式下使用低频率时钟，关闭PLL 空闲模式
5、下只有CPU的时钟开启 掉电模式下内核和外设时钟全关 正常模式下，每个功能模块的时钟可以通过软件进行使能与禁止,分为3个部分：系统主时钟控制、USB时钟控制和电源控制。,正常模式：S3C2410所有外围接口包括电源管理模块、CPU内核、总线控制、存储器控制、中断控制、DMA等全部打开，功耗最大。用户可以自行设置某个模块的时钟状态。,低速模式：直接使用外部时钟（EXTCLK），关闭PLL。电源功耗主要来自直接的外部时钟。,空闲模式：除总线控制器、存储控制器、中断控制器以及电源管理模块外，其他到CPU核的时钟全部停止。外部中断、RTC报警中断以及其他中断都可以退出空闲模式,掉电模式：除唤醒逻辑之外
6、，关闭所有的内部电源，CPU和内部逻辑没有功耗。要激活掉电模式需要两个独立电源。外部中断15:0、RTC报警中断可以退出掉电模式,S3C2410 CPU默认的工作主频为12MHz，使用PLL电路可以产生更高的主频供CPU及外围器件使用。,S3C2440的主时钟源来自外部晶振（XTIPLL）或外部时钟（EXTCLK）。S3C2440有两个PLL（phase locked loop）一个是MPLL，一个是UPLL。,MPLL用于产生FCLK， HCLK， PCLK三种频率， 这三种频率分别有不同的用途：FCLK是CPU提供的时钟信号；HCLK是为AHB总线提供的时钟信号；PCLK是为APB总线提供
7、的时钟信号。,UPLL，专门用于驱动USB ，频率必须为48MHz。,设置MPLL和UPLL，要注意它们的先后顺序，MPLL和UPLL的设定是有前后顺序的，必须先设定UPLL，然后才能设定MPLL，而且中间需要大约7个空指令（NOP）的间隔。,上电几毫秒后，晶振输出稳定，FCLK=晶振频率，nRESET信号恢复高电平后，CPU执行指令。 在程序开头启动MPLL，在设置MPLL的几个寄存器后，需要等待一段时间(Lock Time)，MPLL的输出才稳定。在这段时间(Lock Time)内，FCLK停振，CPU停止工作。Lock Time的长短由寄存器LOCKTIME设定。 Lock Time之后
8、，MPLL输出正常，CPU工作在新的FCLK下。,电源电路,晶振电路,对应语句： LOCKTIME = 0 xFFFFFF；,Fin 即默认输入的时钟频率12MHz。MPLLCON设为0 x5c0040，可以计算出FCLK=200MHz,对应语句： MPLLCON = 0 x005c0040；,对应语句：CLKDIVN = 0 x00000003;,;= ; CLOCK Clock divider control,;= ; File Name : 2410addr.a ; Function : S3C2410 Define Address Register (Assembly) ; Date
9、: March 27, 2002 ,时钟初始化的过程写成clock_init函数，代码如下： void clock_init(void) /*init clock*/ rLOCKTIME = 0 xFFFFFF; /*设置FCLK:HCLK:PCLK=1:2:4,这样假设处理器主频为200M,则HCLK为50M,PCLK为25M。ARM920T内核使用FCLK, 内存控制器，LCD控制器等使用HCLK，看门狗、串口等使用PCLK*/ rCLKDIVN = 0 x03; (rCLKDIVN = (hdivn1) | pdivn) /* 设置时钟频率为202.7M*/ rMPLLCON = 0 x005c0040; (rMPLLCON = (mdiv12) | (pdiv4) | sdiv;) ,4.2 复位及芯片配置,通过复位逻辑初始化为某个状态 使用复位芯片产生可靠的复位信号驱动 复位方式决定了选择的芯片 复位门槛以对应I/O口电压为标准,
