《四位十进制频率计的设计课件》由会员分享，可在线阅读，更多相关《四位十进制频率计的设计课件（31页珍藏版）》请在金锄头文库上搜索。
1、四位十进制频率计的设计项目总结,指导老师：梅笙,自动化技术系 电子0813班 郑海芹 2008232129,频率计的基本原理,频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器。其最基本的工作原理为：当被测信号在特定时间段T内的周期个数为N时，则被测信号的频率f=N/T（如下图所示）。 频率计主要由四个部分构成：时基（T）电路、输入电路、计数显示电路以及控制电路。在一个测量周期过程中，被测周期信号在输入电路中经过放大、整形、微分操作之后形成特定周期的窄脉冲，送到主门的一个输入端。主门的另外一个输入端为时基电路产生电路产生的闸门脉冲。在闸门脉冲开启主门的期间，特定周期的窄脉冲
2、才能通过主门，从而进入计数器进行计数，计数器的显示电路则用来显示被测信号的频率值，内部控制电路则用来完成各种测量功能之间的切换并实现测量设置。,脉冲发生器电路、测频控制信号发生器电路、计数模块电路、锁存器、译码驱动电路,各部分的原理,TESTCTL为测频控制信号发生器。TESTCTL的计数使能信号TSTEN能产生一个1 s宽的周期信号，并对频率计的每一计数器CNT10的ENA使能端进行同步控制：当TSTEN高电平时允许计数、低电平时停止计数 REG32B为锁存器。在信号Load的上升沿时，立即对模块的输入口的数据锁存到REG32B的内部，并由REG32B的输出端输出，然后，七段译码器可以译码输
3、出。在这里使用了锁存器，好处是可以稳定显示数据，不会由于周期性的清零信号而不断闪烁。 CNT10为十进制计数器。有一时钟使能输入端ENA，用于锁定计数值。当高电平时允许计数，低电平时禁止计数。 SEVYM为七段译码显示驱动电路，可以将频率计数的结果译成能在数码管上显示相对应的阿拉伯数字，便于读取测量的结果。,设计原理,设计原理：当系统正常工作时，外界提供的1HZ的输入信号，经过测频控制信号发生器进行信号的变换，产生计数信号，被测的信号通过信号整形电路产生同频率的矩形波，送入计数模块，计数模块对输入的矩形波进行计数，将计数结果送入锁存器中，保证系统可以稳定的显示数据，显示译码器将二进制表示的计数
4、结果转换成相应的能够在八段数码显示管上可以显示的十进制结果。在数码显示管上可以看到计数结果。,工作原理,四位十进制频率计的总体框图 四位十进制频率计的总体框图如下图所示，它主要由四个模块组成，分别是：测频控制信号发生器，计数器模块，锁存器，译码器。 频率控制信号发生器的功能：将外部输入的1HZ信号，进行信号的变换，产生计数信号，并送入计数器模块。 计数器模块的功能：计数器模块对输入的计数信号进行计数，并将计数结果送入锁存器中。 锁存器的功能：锁存器可以保证系统稳定的显示数据。 显示译码模块的功能：显示译码器将二进制表示的计数结果转换成相应的能够在八段数码显示管上显示的十进制结果。,十进制计数模
5、块,控制模块,锁存器模块,LED动态扫描输出模块,4位十进制频率计的外部接口,四位十进制频率计的端口说明,F1Hz：给tctl aa模块提供1Hz的频率输入。 Fin :被测频率输入。 Scan_clk:给scan_led模块提供扫描频率输入（建议为200Hz，以方便计数）。 Bt1.0:片选信号输出。 Sg6.0:译码信号输出。 Cout:进位输出。,设计流程,首先在F盘中新建一个文件夹并命名为XM32129,1，给项目新建一个文件夹,2，依次为项目建立子文件夹,3，在桌面上打开max+plus软件并新建文件text editor file 文件,4，完成tctl的元源程序输入，并进行编译，
6、 如果编译有错误，进行修改后，再编译，直到无误为止。,5，TCTL时序仿真,(8) 分析波形,Tctl 的波形仿真,6，完成reg16_2129源程序的输入，并进行编译，如果编译有错误，进行修改后，再编译，直到无误为止。,7，REG162129时序仿真,(8) 分析波形,reg16_2129的仿真波形,8，完成scan_led_2129源程序的输入，并进行编译，如果编译有错误，进行修改后，再编译，直到无误为止。,9， scan_led_2129时序仿真,(8) 分析波形,Scan_led_2129,10，完成Plj原理图的设计 ，并进行编译，如果编译有错误，进行修改后，再编译，直到无误为止。,
7、频率计的输入,新建一个gdf文件，并保存到项目三文件夹下的文件夹，并且与文件夹名称相同，不可出现中文。 打开user libraries 将tctl_2129,reg16_2129,scan_led_2129,cnt10_2129添加到当前的库中。 按照原理图文件，一次添加需要的元器件，并连线 保存文件，并将文件设置成当前工程，并进行编译。,11， plj_2129 时序仿真,波形仿真图,项目小结,本次项目是前两个项目的结合体，也就是将原理图图形的输入和原理图源代码输入两者综合起来，同时运用了两者，告诉我们二者是相通的，不同的只是方法，后者是前者的基础，相对于后者来说前者是它的一种延伸，前者比
8、后者来的简单，必须把它们结合起来使用，才可以说我们能够真正的掌握这门技术。,项目小结,从源代码的输入设计来说，和前面的几个项目的设计差不多，不同的只是 实现的功能，出现的错误也差不多，大致有下面几种情况： 1：粗心大意，导致自己将源代码输入有所遗漏。 2：标点符号的输入错误，如：；的输入遗漏，将结构体描述语句的IS后多加了空格，从而导致了编译的错误。 总的来说也就是输入上的错误。,项目小结,其次是从原理图来看，原理图可以分为四个模块：十进制计数器模块，控制模块，锁存器，译码器输出模块。我们只需要完成后三者的模块的源代码输入的设计，十进制计数模块我们需要引用上个 项目所产生的入库文件，这也是这次
9、项目的一个知识点，我们在最后做原理图图形输入时需要注意的，我们的原理图输入出现的错误主要是因为我们没有给导线进行命名，这一点是需要注意的，否则会出现错误。,项目小结,原理图和源代码输入产生的错误，经常会犯，这也需要我注意，在进行设计时，应当仔细小心的做。不应急于求成而马马虎虎，这次项目颇为受益。 经过几个星期的的时间，独立完成了“四位十进制频率计的设计，我对EDA技术有了更深的掌握，提升对EDA课程所学内容的掌握与应用。从而了解EDA的原理，应用领域和基本的设计方法。了解开发软件MAX+的使用及设计过程，熟悉数字电路设计方法，掌握图形设计方法，了解语言描述语言。增强自己研究问题和创新意识的能力。,项目小结,读万卷书，行万里路。我们要学习与实践相结合。特别是像我们学习电子专业的，只有像这次课程设计一样讲学习的知识运用起来才能真真正正的弄懂并掌握它，在以后的学习中我会多多加强实践中的学习。,谢谢观赏,
