《第五章微机原理课后习题参考答案_2012（9月11日）.pptx》由会员分享，可在线阅读，更多相关《第五章微机原理课后习题参考答案_2012（9月11日）.pptx（5页珍藏版）》请在金锄头文库上搜索。
1、学 海 无 涯,习题五 一. 思考题 半导体存储器主要分为哪几类？简述它们的用途和区别。 答：按照存取方式分，半导体存储器主要分为随机存取存储器RAM（包括静态RAM和 动态RAM）和只读存储器ROM（包括掩膜只读存储器，可编程只读存储器，可擦除只读存 储器和电可擦除只读存储器）。 RAM在程序执行过程中，能够通过指令随机地对其中每个存储单元进行读写操作。一 般来说，RAM中存储的信息在断电后会丢失，是一种易失性存储器；但目前也有一些RAM 芯片，由于内部带有电池，断电后信息不会丢失，具有非易失性。RAM的用途主要是用来 存放原始数据，中间结果或程序，与CPU或外部设备交换信息。 而ROM在微
2、机系统运行过程中，只能对其进行读操作，不能随机地进行写操作。断电 后ROM中的信息不会消失，具有非易失性。ROM通常用来存放相对固定不变的程序、汉字 字型库、字符及图形符号等。 根据制造工艺的不同，随机读写存储器RAM主要有双极型和MOS型两类。双极型存储 器具有存取速度快、集成度较低、功耗较大、成本较高等特点，适用于对速度要求较高的高 速缓冲存储器；MOS型存储器具有集成度高、功耗低、价格便宜等特点，适用于内存储器。 存储芯片结构由哪几部分组成？简述各部分的主要功能。 答：存储芯片通常由存储体、地址寄存器、地址译码器、数据寄存器、读写驱动电路 及控制电路等部分组成。 存储体是存储器芯片的核心
3、，它由多个基本存储单元组成，每个基本存储单元可存储一 位二进制信息，具有0和1两种状态。每个存储单元有一个唯一的地址，供CPU访问。 地址寄存器用来存放CPU访问的存储单元地址，该地址经地址译码器译码后选中芯片内 某个指定的存储单元。通常在微机中，访问地址由地址锁存器提供，存储单元地址由地址锁 存器输出后，经地址总线送到存储器芯片内直接进行译码。 地址译码器的作用就是用来接收CPU送来的地址信号并对它进行存储芯片内部的“译 码”，选择与此地址相对应的存储单元，以便对该单元进行读写操作。 读写控制电路产生并提供片选和读写控制逻辑信号，用来完成对被选中单元中各数据 位的读写操作。 数据寄存器用于暂
4、时存放从存储单元读出的数据，或暂时存放从CPU送来的要写入存储 器的数据。暂存的目的是为了协调CPU和存储器之间在速度上的差异。,1,2,学 海 无 涯 简述SRAM和DRAM的应用特点。 答：SRAM具有鲜明的应用特点： a、由电路结构的特点，可以保证存储的数据信息只要不断电，就不会丢失；不需要定 时刷新，简化了外部电路。 b、相对动态RAM，存取速度更快。 c、内部电路结构复杂，集成度较低；制造价格成本较高。 d、双稳态触发电路总有一个处于导通状态，使得静态RAM的电功耗较大。 e、一般用作高速缓冲存储器（cache）。 DRAM的应用特点主要有： a、集成度高、功耗小，制作成本低，适合制
5、作大规模和超大规模集成电路，微机内存 储器几乎都是由DRAM组成。 b、由于电容存在漏电现象，存储的数据不能长久保存，因此需要专门的动态刷新电路， 定期给电容补充电荷，以避免存储数据的丢失或歧变。 8086/8088CPU与存储器连接时，三总线应如何实现连接？ 答：1)、存储器与CPU数据总线的连接 CPU的数据总线和存储器的数据线直接连接。当需要进行位扩充时，各芯片的数据线分 别连接到数据总线的不同位线上，CPU需一次选中多片并从多片芯片上读写一个字节的数 据。当需要进行字扩充时，各存储芯片的数据线均连接到数据总线上，CPU只能选中其中的 一个芯片，并从该片中读写一个字节数据。 、存储器与C
6、PU控制总线的连接 存储器与CPU控制总线的连接的控制信号主要有：地址锁存允许信号、读写对象选择 信号、读写选通信号、准备就绪信号等。存储器的控制信号将与CPU上述的对应信号线连接。 、存储器与CPU地址总线的连接 存储器与CPU地址总线的连接涉及译码和寻址问题。通过全译码或部分译码，可以规划 设计微机系统中存储器的地址空间分配，将整个地址空间合理地分配到ROM和RAM等不同 类型的存储器上。将构成存储器的各个存储芯片的地址信号线与CPU地址总线中低位相连 接；CPU地址总线的高位地址线连接译码器，产生并送出片选信号，连接到对应芯片的片选 信号引脚；或将高位地址线直接连接到芯片的选引脚。 简述
7、线选、部分译码和全译码的应用特点。 答：线选的应用特点是不需要地址译码设备，线路简单，适用于连接存储芯片数量较少,3,学 海 无 涯 的场合；部分译码方式由于一定有一些未参与实际译码的地址线，他们的取值具有“无关性”， 既可以为1，也可以为0，因此采用部分译码法虽然可以简化译码电路，但每个存储单元必将 对应多个地址，出现“地址重叠”的现象，一部分地址空间将被浪费。因此在系统存储容量要 求不大的情况下，适合采用该译码方式；在全译码译码方式下，全部20位地址总线信号都参 加译码，存储器芯片上的每一个单元在整个内存空间中具有唯一的一个地址，不会出现“地 址重叠”的问题。 简述存储器芯片中存储单元数量
8、、存储位数与所连接的总线数量的对应关系。 答：存储单元数= 2M ；（M为地址线数量）； 数据线数=存储单元的存储位数。 简述CPU与Cache、主存、外（辅）存之间的关系。 答：CPU可直接用指令对内存储器进行读/写访问。为了解决和协调容量、速度、价格 之间的矛盾，在主存和CPU之间增加速度更高、但容量较小的高速缓冲存储器（cache）来 提高CPU的存取速度。外存的容量最大，每单位存储容量的相对价格最低，但访问速度也是 较慢的。 简述存储芯片的位扩充和字扩充的意义。 答：位扩充指的是对存储单元的位数不足8位的芯片，通过多片“并联”的连接方式，扩 充为8位的存储位数。字扩充是对存储器容量的扩
9、充，或称对存储单元数量的扩充。 二. 综合题 已知一个SRAM 芯片的容量为16K4 位，该芯片的地址线为多少条？数据线为多少 条？ 答：芯片容量为213B=8KB，所以该芯片的地址线为14条，数据线为4条。 巳知一个DRAM 芯片外部引脚信号中有4条数据线，7条地址线，计算其存储容量。 答： 427 1284 位。 某存储芯片上有1024个存储单元，每个存储单元可存放4位二进制数值，则该存储芯 片的存储容量是多少字节。 答：512B。 某 RAM 芯片的存储容量为 10248 位，该芯片的外部引脚最少应有几条？其中几 条地址线？几条数据线？若已知某 RAM 芯片引脚中有 13 条地址线，8
10、条数据线，那么 该芯片的存储容量是多少？（本题表述的不够清楚）,学 海 无 涯 答：该芯片外部引脚最少应有18条；其中10条地址线，8条数据线。 芯片的存储容量是8KB。 在部分译码电路中，若CPU的地址线A15、A14和A13未参加译码，则存储单元的重复 地址有多少个。 答： 23 8 个。 假设选用一片6264芯片（8K*8位）和一片2764芯片（8K*8位）构成内存储系统。采 用线选法控制片选端，至少需要多少条片选地址线？若采用部分译码法控制片选端，至少需 要多少条片选地址线？采用全部译码法控制片选端，则需要多少条的片选地址线？ 答：用线选法控制片选端，至少需要 1 条片选地址线；若采用
11、部分译码法控制片选端， 至少需要 1条片选地址线；采用全部译码法控制片选端，则需要全部的高位片选地（对于 该题为7条）址线。 设某微型机的内存RAM区的容量为128KB，若用 2164(64K*1位) 芯片构成这样的存 储器，需多少片 2164？至少需多少根地址线？其中多少根用于片内寻址？多少根用于片选 译码？ 答：需16片 2164；至少需17根地址线；其中16根用于片内寻址；1根用于片选译码。 设有一个存储器系统，由2个8KB的6264SRAM芯片构成。其中1#芯片的地址范围为 0A6000H0A7FFFH，2#芯片的地址范围为0AA000H0ABFFFH，下图画出了74LS138译码 器
12、、存储器与8088CPU的连接图，但只画出了连线图的一部分，请将电路连接图补充完整。 答：,4,学 海 无 涯 9. 选用8088CPU设计一个微处理器系统，要求存储器的容量为8KB的EPROM，采用2764 芯片（8K8 位）；RAM的容量为16KB，采用6264芯片（8K8 位）。连接电路如下图所示。,答：2764的存储地址为8E000H8FFFFH;1#6264的存储地址为82000H83FFFH；2#6264,的存储地址为80000H81FFFH. 10.在第8题的基础上，若仍选用1片2764增加8KB的ROM，选用1片6264增加8KB的 RAM。试画出电路连接示意图，并确定扩充芯片的地址空间。 答：2#2764地址空间为8C000H8DFFFH，3#6264地址空间为84000H85FFFH。,CEOE,2764,CE WE OE,1# 6264,IO/M RD,1,1,A19,A18,A,A17 16,MEMR,MRMEMW,G1 G2A,G2B C,Y0 Y1 Y2,Y3,Y4,74LS138,&,A15,A,14,A13 A12A0 D7D0 第9题 808CPU最小方式系统8KBROM、16KBRAM存储器电路连接图 假设工作在最小模式下。试计算确定各个存储芯片的地址空间。,CE WE OE,2# 6264,A12A0 D7D0,应该是一 个或门,5,
