《四位二进制加法计数器课程设计报告书》由会员分享，可在线阅读，更多相关《四位二进制加法计数器课程设计报告书（21页珍藏版）》请在金锄头文库上搜索。
1、. . . . . 成成 绩绩 评评 定定 表表 学生郝晓鹏班级学号1103060129 专 业通信工程课程设计题目四位二进制加法 计数器 评语 组长签字： 成绩 日期 20 年 月 日 . . . . . 课程设计任务书课程设计任务书 学 院信息科学与工程学院专 业通信工程 学生 郝晓鹏班级学号 1103060129 课程设计题目四位二进制加法计数（缺 0010 0011 1101 1110） 实践教学要求与任务实践教学要求与任务: : 1、了解数字系统设计方法。 2、熟悉 VHDL 语言及其仿真环境、下载方法。 3、熟悉 Multisim 仿真环境。 4、设计实现四位二进制加计数（缺 00
2、10 0011 1101 1110） 工作计划与进度安排工作计划与进度安排: : 第一周：熟悉 Multisim 及 QuartusII 环境，练习数字系统设计方法。包括采 用触发器设计和超高速硬件描述语言设计，体会自上而下、自下而上 设计方法的优缺点 第二周：1.在 QuartusII 环境中仿真实现四位二进制加计数（ 缺 0100 0101 1001 1010 ） 。 2.在 Multisim 环境中仿真实现四位二进制加计数，缺（0100 0101 1001 1010） ，并通过虚拟仪器验证其正确性。 指导教师： 201 年 月 日 专业负责人： 201 年 月 日 学院教学副院长： 20
3、1 年 月 日 . . . . . 摘 要 本文采用在 MAXPLUS环境中用 VHDL 语言实现四位二进制加法计数（缺 0010 0011 1101 1110） ，在仿真器上显示结果波形，并下载到目标芯片上，在 实验箱上观察输出结果。在 Multisim 环境中仿真实现四位二进制加法计数器 （缺 0010 0011 1101 1110） ，并通过虚拟仪器验证其正确性。 关键词关键词：MAXPLUS环境；VHDL 语言；四位二进制加计数；Multisim 环境 . . . . . 目目 录录 一一. .课程设目的课程设目的 .1 1 二二. .课设题目实现框图课设题目实现框图 .1 1 2 2
4、 三三. .实现过程实现过程 .1 1 3 3 1.VHDL1.VHDL .1 1 1313 1.11.1 建立工程建立工程.1 1 1313 1.2VHDL1.2VHDL 源程序源程序 .6 6 3 3 1.31.3 编译及仿真过程编译及仿真过程.8 8 3 3 1.41.4 引脚锁定及下载引脚锁定及下载.1111 3 3 1.51.5 仿真结果分析仿真结果分析 .1111 3 3 2.2.电路设计电路设计.1212 5 5 2.12.1 设计原理设计原理.1212 3 3 2 2.2.2 基于基于 MULTISIMMULTISIM 的设计电路图的设计电路图.1414 3 3 2.32.3
5、逻辑分析仪显示的波形逻辑分析仪显示的波形.1515 3 3 2.42.4 仿结果分析仿结果分析.1515 3 3 四四. .设计体会设计体会 .1616 9 9 五五. .参考文献参考文献 .1717 2222 . . . . . 一 课程设计目的 （1）熟悉 Multisim 环境及 Quartus环境，练习数字系统设计方法，包 括采用触发器设计和超高速硬件描述语言设计，体会自上而下、自下而上设计 方法的优缺点。 （2）在 Quartus环境中用 VHDL 语言实现四位二进制加计数器(缺 0010 0011 1101 1110)的建立，在仿真器上显示结果波形，并下载到目标芯片上，在 实验箱上
6、观察输出结果。 （3）在 Multisim 环境中仿真实现四位二进制加计数器(缺 0010 0011 1101 1110)的建立，并通过虚拟仪器验证其正确性。 二 课设题目实现框图 在本课程设计中，四位二进制加计数用四个 CP 下降沿触发的 JK 触发器 实现，其中有相应的跳变，即跳过了 0010 0011 1101 1110 四个状态，这在状 态转换图中可以清晰地显示出来。 100010011010101111001111 0/1/ 011101100101010000010000 0/0/0/0/0/ 0/0/0/0/0/ 图 2 状态转换图 三 实现过程 1.VHDL 1.1 建立工程
7、启动 QUARTUS 后的界面如图 3-1 所示，首先需要创建一个工程，具体操作 过程如下： . . . . . 图 3-1 QUARTUS 软件的启动界面 （1）点击 File New Project Wizard 创建一个新工程，系统显示如图 3- 2； . . . . . 图 3-2 工程创建向导的启始页 . . . . . （2）点击 Next，为工程选择存储目录、工程名称、顶层实体名等，如图 3-3 所示； 图3-3 输入工程名称、存储目录 （3）点击 Next，若目录不存在，系统可能提示创建新目录，如图 3-4 所示， 点击“是”按钮创建新目录，系统显示如图 3-5 所示； 图 3-4 提示是否创建新文件夹 . . . . . （4）系统提示是否需要加入文件，在此不添加任何文件，点击Next，进入设备 选择对话框，如图3-6，这里选中实验箱的核心芯片CYCLONE系列FPGA产品 EP1C6Q240C8； 图3-5 提示是否添加文件
