《数字电子电路课程期末复习资料(最新版-修订)》由会员分享，可在线阅读，更多相关《数字电子电路课程期末复习资料(最新版-修订)（14页珍藏版）》请在金锄头文库上搜索。
1、1 数字电子电路期末复习资料数字电子电路期末复习资料 一、数字电子电路的基础知识一、数字电子电路的基础知识 数字集成电路根据所用晶体管结构和工艺的不同，可以分为双极型集成电路和金属-氧化物- 半导体（MOS）集成电路两大类。前者的主要器件是双极型晶体管；后者使用的主要器件 是 MOS 场效应管。 循环码又称格雷码。循环码的构成原则是 ： 相邻两个代码之间仅有一位取值不同。循环码的 特点是，在代码传输的过程中引起的误差小。 在数字电路中,1 位二进制数码 0 和 1 不仅可以表示数值的大小,也可以表示两种不同的逻辑 状态。 二、逻辑变量与逻辑代数二、逻辑变量与逻辑代数 反映事物逻辑关系的变量称为
2、逻辑变量。 与非运算是将变量 A、B 先进行与运算，再将与运算的结果求反得到。 同或运算表示的逻辑关系是：当两个输入变量 A、B 取值相同时，输出为 1；取值相异时， 输出为 0。 逻辑代数与、或、非三种基本逻辑运算。逻辑代数与、或、非三种基本逻辑运算。 代入规则代入规则 代入规则 ： 在任何一个逻辑等式中，如果将等式两边出现的所有同一变量都用一个函数 代替之，则等式依然成立。利用代入规则可以把基本公式推广为多变量的形式。 反演规则反演规则 2 反演规则：对于任意一个函数 Y，如果将式中所有的与、或运算对换，0、1 对换，原 变量、反变量对换，就得到函数 Y 的反函数Y。利用反演规则可以直接得
3、到一个函数的反 函数。 对偶规则对偶规则 对偶规则：若两个函数式相等，则它们的对偶式也相等。 对于任意一个函数 Y，如果将式中所有的与、或运算对换，0、1 对换，就得到一个新的表 达式 Y ，Y 和 Y互为对偶式。 一个逻辑函数可以用逻辑表达式、真值表、逻辑图、波形图、卡诺图以及硬件描述语言 来描述。 逻辑图是用逻辑符号表示逻辑关系的图形表示方法。 真值表转换成逻辑表达式 真值表转换成逻辑表达式的一般步骤如下： （1）找出函数值为 1 的变量取值组合，如表 1-8 中的第行和第行。 （2）将这些变量取值组合分别写成乘积项：变量取值为 1 的写成原变量、为 0 的写成 反变量。第行可写成AB、第
4、行可写成 AB。 （3）将各乘积项相加，即为表示该真值表功能的逻辑表达式 Y=AB+AB。 最简的与或式应该是包含的“与”项个数最少，且每个“与”项中所含的变量个数最少。 最小项及其性质 在一个逻辑函数 Y=f（A，B，C）中，如果一个乘积项含有全部的变量 A、B、C，且每个变 量在乘积项中以原变量或以反变量的形式仅出现一次，那么，称这个乘积项是函数 Y 的最 小项 3 最小项有如下性质最小项有如下性质： （1） 每个最小项只有一组变量取值使它的值为1。 如最小项ABC只有当ABC取值为001 时， 最小项ABC 的值为 1，其它变量取值情况下，其值均为 0。 （2）任意两个最小项的乘积为 0
5、。 （3）全部最小项之和为 1。 （4）两个相邻的最小项之和可以合并成一项，并消去一对因子。 卡诺图是一种最小项方格图，每一个小方格对应一个最小项，n 变量的逻辑函数有 2n个最 小项。 卡诺图化简逻辑函数的一般步骤是： （1）根据变量数画出变量卡诺图。 （2）作出函数卡诺图。 （3）合并相邻项。 （4）写出最简与-或表达式。 在逻辑函数的卡诺图中，约束项用“”表示，可根据化简的需要，将其当“1”处理，或将 其当“0”处理。 卡诺图化简法直观方便， 便于判断化简结果的准确性， 但大于 4 变量逻辑函数的化简不太直 观。 三、电路硬件门电路的基础知识三、电路硬件门电路的基础知识 门电路中的半导体
6、器件一般工作在开关状态。 双极型以晶体二极管和三极管作为开关元件，单极型以 MOS 管作为开关元件。两者相比， 双极型晶体管集成电路工作速度高、驱动能力强、但功耗大、集成度低；MOS 集成电路集 成度高、功耗低。 4 电路中元器件参数的选择满足下述条件 ： 三极管输入高电平时三极管饱和导通，输入低电平 时三极管截止。 TTL（Transistor Transistor Logic）是晶体管晶体管逻辑电路，它是由双极型三极管组 成的集成电路。 TTL 与非门的电气特性包括静态特性和动态特性。静态特性包括电压传输特性、输入特性和 输出特性 ： 输入特性中包含输入伏安特性和输入负载特性，输出特性分输
7、出高电平和低电平 两种情况。 TTL 与非门静态特性包括电压传输特性三个参数：输出高电平UOH、输出低电平UOL和阈 值电压UTH 。 噪声容限指在保证输出高低电平在允许的变化范围内，输入电平允许的波动范围。 TTL 与非门输出特性输入负载特性描述反相器输入电压随输入端外接电阻变化的关系。 门电路的扇出系数表明门电路驱动同类门的个数。 集电极开路门又称 OC 门，与典型的 TTL 与非门相比，输出级三极管的集电极开路了， 故有集电极开路门之称。 一般 TTL 门的输出只有两种状态：逻辑高电位和逻辑低电位。三态 TTL 门除了输出 逻辑高电位和逻辑低电位以外，还有第三种输出状态高阻（禁止）态。
8、CMOS 电路功耗低、抗干扰能力强、电源电压适用范围宽、扇出能力强；TTL 电路延迟时 间短、工作频率高。 CMOS 电路多余输入端的处理： （1）CMOS 电路多余输入端不能悬空； 5 （2）与门和与非门的多余输入端应接高电平； （3）或门和或非门的多余输入端应接低（地）电平。 TTL 电路多余输入端的处理： （1）TTL 电路的输入负载特性说明输入端通过大电阻接地或悬空相当于逻辑高电 平； （2）与门和与非门的多余输入端可通过大电阻接地、接高电平或悬空； （3）或门和或非门的多余输入端应接低电平或接地。 四、组合电路的基础知识四、组合电路的基础知识 组合逻辑电路和时序逻辑电路是组成数字电路
9、的两大类电路。 组合电路特点、功能及应用组合电路特点、功能及应用 组合电路任何时刻的输出仅仅取决于该时刻输入信号的状态，与电路原来的状态无关。 组合电路结构特点 （1）不包含具有记忆（存储）功能的元件或电路。 （2）不存在反馈回路。 组合电路的分析就是根据给定的组合电路逻辑图， 分析求解电路， 找出在输入信号作用 下电路输出信号的变化规律，进而说明组合电路的逻辑功能。 编码器编码器 在数字电路中， 用二进制代码表示某一信息的过程称为编码， 实现编码功能的电路称为 编码器。 根据 n 个变量可以组成 2n个状态的原理，若对 N 个输入信号进行编码，则 N2n 6 十进制编码器是将十个输入信号编成
10、对应的 8421BCD 码的电路。十进制编码器有十个 输入信号 I0 I 9，四位二进制代码输出 Y0 Y 3，因为四位二进制代码可以表示十六种状态。 译码译码是将二进制代码所表示的信息翻译出来，实现译码功能的电路称为译码器。译码 是编码的逆过程。 二进制译码器是将二进制代码翻译成对应输出信号的电路。 根据 n 个变量可以组成 2n 个状态的原理，若有 n 个输入信号，N 个输出信号，则 N2n 。 为了人们观察数字的需要，被翻译出来的信号需要直观地用数字显示出来。将译码器 和显示器配合使用或直接驱动显示器的译码器称为显示译码器。 目前采用较多的是七段字符 显示器或称七段数码管。 数据选择器数
11、据选择器指能按需要从多个输入信号中选择一个送到输出端的电路。 加法器加法器是实现两个二进制数相加运算的基本单元电路。 半加器是实现两个一位二进制数相加的电路，全加器是实现两个一位二进制数和来自 低位的进位信号三数相加的运算电路。 全加器也称1位加法器。 设两个相同位的加数分别为Ai和Bi， 低位的进位信号为Ci-1， Si 为本位和，ci为进位。 串行进位加法器 ： 该电路结构简单，因为是串行连接，逐级完成运算，但工作速度较慢。 超前进位加法器除了含有求和电路之外， 在内部增加了超前进位的电路， 目的是提高工作速 度。 五、时序逻辑电路的基础知识五、时序逻辑电路的基础知识 时序逻辑电路的特点是
12、：在任何时刻，电路的输出不仅取决于该时刻的输入，而且还 取决于电路原来的状态。 7 时序逻辑电路通常包含两大部分：存储电路和组合逻辑电路。 或非门组成的基本 RS 触发器简化特性表 SR Qn+1功能 00Qn保持 010置 0 101置 1 110*不允许 注：0*表示触发器处于非定义状态 与非门组成的基本 RS 触发器简化特性表 SR Qn+1功能 001*不允许 011置 1 100置 0 11Qn保持 注：1*表示触发器处于非定义状态。 通常将有 CP 信号控制的触发器称作时钟触发器。同步 RS 触发器属于时钟触发器。 同步 RS 触发器的简化特性表 CPSR Qn+1功能 0Qn保持
13、 100Qn保持 1010置 0 1101置 1 1111*不允许 8 注：1*表示触发器输出状态不确定。 主从 JK 触发器简化特性表 CPJKQn+1功能 Qn保持 00Qn保持 010置 0 101置 1 11 n Q翻转 注：表示 CP 下降沿，表示任意值。 边沿触发器又称作边沿触发的触发器。边沿触发器的种类较多，有维持阻塞型边沿触 发器，有利用传输延迟时间的边沿触发器，还有利用 CMOS 传输门的边沿触发器等。它们 有一个共同的特点， 就是触发器的次态仅仅取决于时钟脉冲触发沿到达时刻的输入状态。 时 钟脉冲触发沿可以是上升沿或是下降沿。 与主从结构触发器相比， 抗干扰能力强是边沿触发
14、 器的显著优点。 察特性表可以看出 Qn+1是 S、R 和 Qn的逻辑函数，同时也是具有约束项的函数。利用 卡诺图法或公式法，不难求出相应的逻辑函数式 Qn+1 = S +Qn R SR=0 （约束条件） 上式称为 RS 触发器的特性方程。 9 状态转换图: RS 触发器的状态转换图 比如说触发器的现态是 0，如果希望次态是 1，那么只要满足转换条件 S=1，R=0，在 时钟脉冲的作用下将能实现转换。如果希望次态是 0，那么只要满足转换条件 S=0，R=， 即 R 可以是 0 也可以是 1，在时钟脉冲的作用下将能实现转换。 JK 触发器特性表 JKQnQn+1功能 0000 0011 保持 0
15、100 0110 置 0 1001 1011 置 1 1101 1110 翻转 观察特性表可以看出 Qn+1是 J、K 和 Qn的逻辑函数。利用卡诺图法或公式法不难求出 相应的逻辑函数式，即 JK 触发器的特性方程 Qn+1 = J+Qn n QK 下图是 JK 触发器的状态转换图。 10 JK 触发器的状态转换图 D 触发器特性表 DQnQn+1功能 000 010 置 0 101 111 置 1 观察特性表可以看出 Qn+1是 D 和 Qn的逻辑函数。不难求出相应的逻辑函数式，即 D 触发器的特性方程 Qn+1 =D 下图是 D 触发器的状态转换图。 D 触发器的状态转换图 T 触发器 凡
16、在时钟脉冲作用下，逻辑功能符合下表所示特性表的触发器称 T 触发器。 11 T 触发器特性表 TQnQn+1功能 000 011 保持 101 110 翻转 从特性表可以看出，T 触发器只有一个输入端 T，当 T=0，触发器保持原状态，当 T=1， 触发器翻转。根据特性表可以写出 T 触发器的特性方程 Qn+1 = T+Qn n QT T 触发器的状态转换图如下图所示。 T 触发器的状态转换图 从逻辑功能的角度将触发器分为 RS 触发器、JK 触发器、D 触发器和 T 触发器等四种类型， 并且介绍了逻辑功能的三种描述方法 ： 特性表、特性方程和状态转换图。其中任一方法都能 全面的反映触发器的逻辑功能。 同步时序电路的分析步骤一般如下： 1. 写驱动方程。即根据给定的逻辑图，写出各触发器的输入函数式。 2. 写状态方程。将驱动方程代入相应触发器的特性方程就可得到状态方程。 3. 写输
