TTL电路原理.

《TTL电路原理.》由会员分享，可在线阅读，更多相关《TTL电路原理.（51页珍藏版）》请在金锄头文库上搜索。

1、第二章 逻辑门电路,2-1 典型TTL与非门工作原理,2-2 其它类型TTL门电路,2-3 ECL集成逻辑门,2-4 I2L集成逻辑门,2-5 MOS集成逻辑门,2-6 接口问题,小结,内容概述,2-1 典型TTL与非门工作原理,TTL与非门,TTL与非门工作原理,TTL与非门的工作速度,TTL与非门的外特性及主要参数,2-2 其它类型TTL门电路,三态逻辑门（TSL）,集电极开路TTL“与非”门（OC门）,2-3 ECL集成逻辑门,ECL“或/或非”门电路,ECL门的主要优缺点,2-4 I2L集成逻辑门,I2 L基本单元电路,I2 L门电路,I2 L的主要优缺点,2-5 MOS集成逻辑门,N

2、MOS反相器,NMOS门电路,CMOS门电路,2-6 接口问题,TTL与CMOS接口,CMOS 与TTL接口,内容概述,双极型集成逻辑门,MOS集成逻辑门,按器件类型分,按集成度分,SSI（100以下个等效门）,MSI（103个等效门）,LSI （104个等效门）,VLSI（104个以上等效门）,基本逻辑门的基本结构、工作原理以及外部特性,TTL与非门电路,返回,TTL与非门工作原理, 输入端至少有一个接低电平,0 .3V,3 .6V,3 .6V,1V,3 .6V,T1管:A端发射结导通，Vb1 = VA + Vbe1 = 1V， 其它发射结均因反偏而截止., 5-0.7-0.7=3.6V,V

3、b1 =1V,所以T2、T5截止, VC2Vcc=5V,T3：微饱和状态。 T4：放大状态。 电路输出高电平为：,5V,返回, 输入端全为高电平,3 .6V,3 .6V,2.1V,0 .3V,T1:Vb1= Vbc1+Vbe2+Vbe5 = 0.7V3 = 2.1V,因此输出为逻辑低电平VOL = 0.3V,3 .6V,发射结反偏而集电极正偏.处于倒置放大状态,T2：饱和状态,T3：Vc2 = Vces2 + Vbe51V，使T3导通，Ve3 = Vc2-Vbe3 = 1-0.70.3V，使T4截止。,T5：深饱和状态，,返回,TTL与非门工作原理,返回, 输入端全为高电平，输出为低电平, 输

4、入至少有一个为低电平时，输出为高电平,由此可见电路的输出和输入之间满足与非逻辑关系,TTL与非门工作原理,TTL与非门工作速度,存在问题：TTL门电路工作速度相对于MOS较快，但由于当输出为低电平时T5工作在深度饱和状态，当输出由低转为高电平，由于在基区和集电区有存储电荷不能马上消散，而影响工作速度。,改进型TTL与非门,可能工作在饱和状态下的晶体管T1、T2、T3、T5都用带有肖特基势垒二极管（SBD）的三极管代替，以限制其饱和深度，提高工作速度,返回,返回,改进型TTL与非门, 增加有源泄放电路,1、提高工作速度,减少了电路的开启时间,缩短了电路关闭时间,2、提高抗干扰能力,T2、T5同时

5、导通，因此电压传输特性曲线过渡区变窄，曲线变陡，输入低电平噪声容限VNL提高了0.7V左右,TTL“与非”门的外特性及主要参数, 电压传输特性,TTL“与非”门输入电压VI与输出电压VO之间的关系曲线，即 VO = f（VI）,返回,Voff,VSH,Von,VSL,TTL“与非”门的外特性及主要参数, 抗干扰能力,关门电平V OFF：,保证输出为标准高电平VSH的最大输入低电平值,开门电平V ON：,保证输出为标准低电平VSL的最小输入高电平值,低电平噪声容限V NL：,V NL= V OFF - VSL,高电平噪声容限V NH：,V NH= V SH - VON,TTL“与非”门的外特性及

6、主要参数, 输入特性,输入电流与输入电压之间的关系曲线，即II = f（VI）,1. 输入短路电流ISD（也叫输入低电平电流IIL）,当VIL = 0V时由输入端流出的电流,2. 输入漏电流IIH（输入高电平电流）,指一个输入端接高电平，其余输入端接低电平，经该输入端流入的电流。约10A左右,返回, 扇入系数Ni和扇出系数NO,1. 扇入系数Ni是指合格的输入端的个数,2. 扇出系数NO是指在灌电流（输出低电平）状态下驱动同类门的个数。,其中IOLmax为最大允许灌电流，,IIL是一个负载门灌入本级的电流（1.4mA）。No越大，说明门的负载能力越强,返回,TTL“与非”门的外特性及主要参数,

7、 平均传输延迟时间tpd,导通延迟时间tPH：L输入波形上升沿的50%幅值处到输出波形下降沿50% 幅值处所需要的时间，,截止延迟时间tPLH：从输入波形下降沿50% 幅值处到输出波形上升沿50% 幅值处所需要的时间，,平均传输延迟时间tpd：,TTL“与非”门的外特性及主要参数,返回,2-2 其它类型TTL门电路,三态逻辑门（TSL）,集电极开路TTL“与非”门（OC门）,集电极开路TTL“与非”门（OC门）,1,0,当将两个TTL“与非”门输出端直接并联时：,产生一个大电流 1、抬高门2输出低电平 2、会因功耗过大损坏门器件,注：TTL输出端 不能直接并联,返回,TTL与非门电路,集电极开

8、路TTL“与非”门（OC门）,当输入端全为高电平时，T2、T5导通，输出F为低电平；,输入端有一个为低电平时，T2、T5截止，输出F高电平接近电源电压VC。, OC门完成“与非”逻辑功能,逻辑符号：,输出逻辑电平： 低电平0.3V 高电平为VC（5-30V）,返回, 负载电阻RL的选择,（自看作考试内容）,集电极开路TTL“与非”门（OC门）,返回,集电极开路TTL“与非”门（OC门）,OC门需外接电阻，所以电源VC可以选5V30V，因此OC门作为TTL电路可以和其它不同类型不同电平的逻辑电路进行连接,返回,三态逻辑门（TSL）,1,0,输出F端处于高阻状态记为Z,Z,返回,低电平使能,高电平

9、使能,返回, 三态门的应用,1. 三态门广泛用于数据总线结构,任何时刻只能有一个控制端有效，即只有一个门处于数据传输，其它门处于禁止状态,2. 双向传输,当E=0时，门1工作，门2禁止，数据从A送到B；,E=1时，门1禁止，门2工作，数据从B送到A。,返回,三态逻辑门（TSL）,2-3 ECL集成逻辑门,ECL“或/或非”门电路,ECL门的主要优缺点,返回,ECL“或/或非”门电路,1、开关速度高,2、逻辑功能强,3、负载能力强,1、功耗较大,2、抗干扰能力差：,逻辑摆幅为0.8V左右，噪声容限VN一般约300mV,ECL“或/或非”门电路,返回,2-4 I2L集成逻辑门,I2 L基本单元电路

10、,I2 L门电路,I2 L的主要优缺点,I2 L基本单元电路, 电路的组成,T2的驱动电流是由T1射极注入的，故有注入逻辑, 工作原理,1、当VA = 0.1V低电平时，T2截止，I0从输入端A流出，C1、C2和C3输出高电平,2、当A开路（相当于输入高电平）时，I0流入T2的基极，,T2饱和导通，C1、C2和C3输出低电平。,返回,I2 L门电路,逻辑功能：,返回,I2 L的主要优缺点,1. 集成度高,2. 功耗小,3. 电源电压范围宽,4. 品质因素最佳,5. 生产工艺简单,电流在1nA1mA范围内均能正常工作,I2L的品质因数只有（0.11）pJ/门,1. 开关速度低,2. 噪声容限低,

11、I2L的逻辑摆幅仅700mV左右，比ECL还低，但其内部噪声小，因此电路能正常工作,3. 多块一起使用时，由于各管子输入特性的离散性，基极电流分配会出现不均的现象，严重时电路无法正常工作,返回,2-5 MOS集成逻辑门,NMOS反相器,NMOS门电路,CMOS门电路,NMOS反相器,数字逻辑电路中的MOS管均是增强型MOS管，它具有以下特点：,当|UGS|UT| 时，管子导通，导通电阻很小，相当于开关闭合,当|UGS|UT| 时，管子截止，相当于开关断开,设电源电压VDD = 10V，开启电压VT1 = VT2 = 2V,1、A输入高电平VIH = 8V,2、A输入低电平V IL = 0.3V

12、时，, 电路执行逻辑非功能,工作管,负载管,T1、T2均导通，输出为低电平VOL 0.3V,T1截止T2导通，电路输出高电平VOH = VDD - VT2 = 8V。,返回,NMOS门电路,工作管 串联,负载管,工作原理：,T1和T2都导通，输出低电平,2、当输出端有一个为低电平时，,与低电平相连的驱动管就截止，输出高电平,电路 “与非”逻辑功能：,注：,增加扇入，只增加串联驱动管的个数，但扇入不宜过多，一般不超过3,1,1,通,通,0,1、当两个输入端A和B均为高电平时,0,1,止,通,1,返回,CMOS电路,PMOS,NMOS,工作原理：,1、输入为低电平VIL = 0V时,VGS1VT1

13、,T1管截止；,|VGS2| VT2,电路中电流近似为零（忽略T1的截止漏电流）,VDD主要降落在T1上，输出为高电平VOHVDD,T2导通,2、输入为高电平VIH = VDD时，T1通T2止，VDD主要降在T2上，输出为低电平VOL0V。,实现逻辑“非”功能,返回,工作原理：,TN和TP均截止，VI由0VDD变化时，传输门呈现高阻状态，相当于开关断开， CL上的电平保持不变，这种状态称为传输门保存信息,VI在VTVDD范围变化时TP导通,即VI在0VDD范围变化时，TN、TP中至少有一只管子导通，使VO=VI，这相当于开关接通，这种状态称为传输门传输信息,VI由0（VDD-VT）范围变化时T

14、N导通,返回,CMOS电路,工作原理：,1、当C 为低电平时， TN、TP截止传输门相当于开关断开，传输门保存信息,2、当C为高电平时， TN、TP中至少有一只管子导通，使VO=VI，这相当于开关接通，传输门传输信息,由此可见传输门相当,于一个理想的开关，且是一个双向开关,返回,CMOS电路,电路图,1、电路结构,2、逻辑符号,返回,CMOS电路,CMOS电路,返回,1、与非门,二输入“与非”门电路结构如图,当A和B为高电平时:,1,0,1,0,1,1,当A和B有一个或一个以上为低电平时:,电路输出高电平,输出低电平, 电路实现“与非”逻辑功能,CMOS电路,2、“异或”门,当A = B =

15、0时,0,0,1,1,0,当A = B = 1时，,1,1,1,1,0,TG接通，C = B = 1，反相器2的两只MOS管都截止，输出F=0。, 输入端A和B相同,得：输入端A和B相同， 输出 F=0,返回,2、“异或”门, 输入端A和B不同,当A = 1，B = 0时,1,0,0,0,1,输出F=1,当A = 0，B = 1时,0,1,1,0,1,输出F=1,得：输入端A和B不同， 输出 F=1,返回,CMOS电路,2、“异或”门, 输入端A和B不同,输出F=1, 输入端A和B相同,输出 F=0,由此可知：该电路实现的是“异或”的逻辑功能,返回,CMOS电路,CMOS电路的特点,1、功耗小

16、：CMOS门工作时，总是一管导通另一管截止，因而几乎不由电源吸取电流其功耗极小,2、CMOS集成电路功耗低内部发热量小，集成度可大大提高,3、抗幅射能力强，MOS管是多数载流子工作，射线辐 射对多数载流子浓度影响不大,4、电压范围宽：CMOS门电路输出高电平VOH VDD，低电平VOL 0V。,5、输出驱动电流比较大：扇出能力较大，一般可以大于50,6、在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好,返回,2-6 接口问题,TTL与CMOS接口,CMOS 与TTL接口,TTL与CMOS接口,注：,TTL门电路高电平典型值只有3.4V，CMOS电路的输入高电平要求高于3.5V。因此在TTL门电路输出端与电源之间接一电阻Rx,返回,CMOS与TTL接口,CMOS门的驱动能力不适应TTL门的要求，可采用专用的CMOSTTL电平转换器,返回,小 结, TTL电路输入级采用多发射极晶体管，输出级采用推拉式结构，所以工作速度较快，