《761编号多功能数字钟的设计及制作》由会员分享，可在线阅读，更多相关《761编号多功能数字钟的设计及制作（17页珍藏版）》请在金锄头文库上搜索。
1、武汉理工大学电工电子技术课程设计说明书 目 录 摘 要 .1 1 数字钟的结构设计及方案选择 .2 1.1 振荡器的选择.2 1.2 计数单元的构成及选择.3 1.3 译码显示单元的构成选择.3 1.4 校时单元电路设计及选择.4 2 数字钟单元电路的设计 .4 2.1 振荡器电路设计.4 2.2 时间计数单元设计.5 2.2.1 集成异步计数器 74LS390 .5 2.2.2 用 74LS390 构成秒和分计数器电路 .6 2.2.3 用 74LS390 构成时计数器电路.6 2.2.4 时间计数单元总电路 .7 2.3 译码显示单元电路设计.8 2.3.1 译码器 74LS48.8 2.
2、3.2 显示器 TLG342 .9 2.3.3 译码显示电路.10 2.4 校时单元电路设计 .11 3 数字钟的实现电路及其工作原理 .12 4 电路的搭建与调试 .13 5 结束语 .14 参考文献 .15 附录 1： .16 武汉理工大学电工电子技术课程设计说明书 0 摘 要 数字钟被广泛用于个人家庭及公共场所,成为人们日常生活中的必需品。 诸如定时自动报 警、按时自动打铃、定时广播、自动起闭路灯、定时开关烘箱、甚至各种定时电气的自动启 用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常 现实的意。 数字电子钟， 从原理上讲是一种典型的数字电路， 其中包括了
3、组合逻辑电路和时序电路。 数字电子钟有以下几部分组成：振荡器，分频器，60 进制的秒、分计时器和 12 进制计时计 数器，秒、分、时的译码显示部分及校正电路等。 关键词关键词：数字钟 555 多谐振荡器 计数器 74LS390 74LS48 武汉理工大学电工电子技术课程设计说明书 1 多功能数字钟的设计及制作 1 数字钟的结构设计及方案选择 数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。主要由振荡器、分频器、计 数器、译码器显示器和校时电路组成。振荡器产生稳定的高频脉冲信号，作为数字钟的时间 基准，通常使用石英晶体震荡器，然后经过分频器输出标准秒脉冲，或者由 555 构成的多谐 振
4、荡器来直接产生 1HZ 的脉冲信号。秒计数器满 60 后向分计数器进位，分计数器满 60 后向 小时计数器进位，小时计数器按照“12 翻 1”规律计数。计数器的输出分别经译码器送显示 器显示。由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，当 计时出现误差时， 可以用校时电路校时、 校分。 如图 1-1 所示为数字钟电路系统的组成框图。 图 1-1 数字钟电路系统的组成框图 方案一：首先构成一个NE555定时器产生震荡周期为一秒的标准秒脉冲，由74LS390采用 清零法分别组成六十进制的秒计数器、六十进制分计数器、十二进制时计数器。使用NE555定 时器的输出作为秒记数器
5、的CP脉冲，把秒记数器地进位输出作为分记数器地CP脉冲，分记数 器的进位输出作为时记数器的CP脉冲。 使用74LS48为驱动器， 共阴极数码管作为显示器,再以 基本RS锁存器构成校时电路。 方案二：首先构成一个由石英晶体振荡器和由CD4060构成的分频器构成的产生震荡周期 为一秒的标准秒脉冲，由CD4518采用清零法分别组成六十进制的秒计数器、六十进制分计数 器、十二进制时计数器。使用由石英晶体振荡器和由CD4060构成的分频器构成的产生震荡周 期为一秒的标准秒脉冲，把秒计数器地进位输出作为分计数器的CP脉冲，分计数器的进位输 武汉理工大学电工电子技术课程设计说明书 2 出作为时计数器的CP脉
6、冲。使用CD4511为驱动器，共阴极数码管作为显示器。 本次设计中我选用方案一进行设计。 1.1 振荡器的选择 方案一：采用石英晶体振荡器。石英晶体振荡器具有体积小、重量轻、可靠性高、频率 稳定度高等优点。其具有极高的频率稳定性主要用在要求频率十分稳定的振荡电路中作谐 振元件但成本相对较高。 方案二：采用 555 多谐振荡器。555 多谐振荡器只需简单的电阻器、电容器即可完成特 定的振荡延时作用。 其延时范围极广可由几微秒至几小时之久。 其操作电源范围广可与 TTL、 CMOS 等逻辑电路配合，它的计时精确度高、温度稳定度佳且成本较低。 综上所述分析故 选方案二 555 多谐振荡器做数字钟的核
7、心。 1.2 计数单元的构成及选择 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数 器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为 60 进制计数器，而根 据设计要求，时个位和时十位计数器为 12 进制计数器。计数单元可选择异步十进制计数器 74LS390，异步十进制计数器 74LS90，双时钟同步加减计数器 74LS192 都可以很容易构成十 进制，十二进制，二十四进制，六十进制分频器。 方案一：采用 CMOS 电路。CMOS 电路是一种低功耗器件。虽功耗低但是当电流过大时会 烧毁芯片并且 COMS 电路的速度慢传输延迟时间长(25-50ns)。
8、方案二:采用 TTL 电路。TTL 电路是电流控制器件 TTL 电路的速度快传输延迟时间短(5- 10ns)能到达很好的精度。 通过以上两种方案的比较故选方案二。 在设计中我选择 74LS390。 1.3 译码显示单元的构成选择 译码驱动电路将计数器输出的 8421BCD 码转换为数码管需要的逻辑状态，并且为保证数 码管正常工作提供足够的工作电流。显示电路的组成主要是数码管，数码管由 7 个发光二极 管组成， 行成一个日字形， 它门可以共阴极， 也可以共阳极， 本设计中为共阴极七段显示 LED 数码管。可采用 74LS47，74LS48,CD4511 等集成电路将 BCD 码译成段码发送给 7
9、 段发光二极 管数码管，当然要选择相配的共阴极或共阳极译码驱动器。 方案一：使用 CD4511 和 LG5011AH。 方案二：选择 74LS48 和 TLG342。在这个电路中我选择了 74LS48+数码显示管。 武汉理工大学电工电子技术课程设计说明书 3 1.4 校时单元电路设计及选择 当重新接通电源或走时出现误差时都需要对时间进行校正，所以数字钟应具有分校正和 时校正功能。对校时电路的要求是：在小时校正时不影响分和秒的正常计数；在分校正时不 影响秒和小时的正常计数。手动产生单次脉冲作校时脉冲，即每拨动校时开关一个来回，计 数器计数一次，多次拨动开关就可以进行准确校时。 在设计中我选用基本
10、 SR 锁存器进行设计校时电路，因为在校时时可能会出现抖动现象 使结果不准确，基本 SR 锁存器既简单方便又可以消除这个现象。 2 数字钟单元电路的设计 2.1 振荡器电路设计 多谐振荡器是能产生矩形波的一种自激振荡器电路，由于矩形波中除基波外还含有丰富 的高次谐波，故称为多谐振荡器。多谐振荡器没有稳态，只有两个暂稳态，在自身因素的作 用下，电路就在两个暂稳态之间来回转换，故又称它为无稳态电路。由 555 定时器构成的多 谐振荡器如图 1 所示，R1，R2 和 C 是外接定时元件，电路中将高电平触发端（6 脚）和低电 平触发端（2 脚）并接后接到 R2 和 C 的连接处，将放电端（7 脚）接到
11、 R1，R2 的连接处。 由于接通电源瞬间，电容 C 来不及充电，电容器两端电压 UC 为低电平，小于（1/3）VCC， 故高电平触发端与低电平触发端均为低电平，输出 UO 为高电平，放电管 VT 截止。这时，电 源经 R1，R2 对电容 C 充电，使电压 UC 按指数规律上升，当 UC 上升到（2/3）VCC 时，输出 UO 为低电平，放电管 VT 导通，把 UC 从（1/3）VCC 上升到（2/3）VCC 这段时间内电路的状态 称为第一暂稳态， 其维持时间TPH的长短与电容的充电时间有关 。 时间常数T=0.7（R12R2） C。不难理解，接通电源后，电路就在两个暂稳态之间来回翻转，则输出
12、可得矩形波。其原理 图如图 2-1： 武汉理工大学电工电子技术课程设计说明书 4 图 2-1 用 555 定时器组成振荡器的电路 2.2 时间计数单元设计 时间计数单元由时计数、分计数和秒计数等几个部分组成。时计数单元为 12 数器计数， 其输出为两位 8421BCD 码形式，分计数和秒计数单元为 60 进制计数器，其输出也为 8421BCD 码。本实验采取了用两块 74LS390 芯片进行级联来产生 60 进制和 12 进制计数器。 2.2.1 集成异步计数器 74LS390 74LS390是双十进制计数器，具有双时钟输入，并具有下降沿触发、异步清零、二进制、 五进制、十进制计数等功能。如图2-2为74LS390引脚图，表2.1为74LS390的功能表。 图2-2 74LS390引脚图 表2-2 74LS390功能表 （1）异步清零：CR 为高电平时直接清 0，与 CP 信号无关（即异步清零） 。 （2）二进制计 数器：CP 接 ACP 端，为下降沿触发，0Q 有相应的状态变化（0 1） 。 （3）五进制计数器：CP 接
