《MOS器件物理基础课件》由会员分享，可在线阅读，更多相关《MOS器件物理基础课件（79页珍藏版）》请在金锄头文库上搜索。
1、Chapter 2 MOS器件物理基础,2,2020/9/14,本章内容,MOSFET 的I-V 特性 MOSFET 的二级效应 MOSFET 的结构电容 MOSFET 的小信号模型,3,2020/9/14,绝缘栅型场效应管,MOSFET 绝缘栅型,增强型(常闭型),耗尽型(常开型),N沟道,P沟道,N沟道,P沟道,Insulated Gate Field Effect Transistor MOS管：Metal Oxide Semiconductor,利用栅源电压的大小控制半导体表面的感生电荷的多少，从而改变沟道电阻，控制漏极电流的大小。,4,2020/9/14,N沟道增强型MOSFET,1
2、. 结构,5,2020/9/14,2. 工作原理,耗尽层加厚,uGS 增加,反型层,吸引自由电子,栅极聚集正电荷,排斥衬底空穴,剩下负离子区,耗尽层,漏源为背对的PN结,无导电沟道,即使,开启电压 ：沟道形成的栅源电压。,(1) 对导电沟道的影响.,+,+ +,6,2020/9/14,(2) 对 的影响., 线性增大,沟道从s-d逐渐变窄,沟道预夹断,夹断区延长, 几乎不变,恒流区,7,2020/9/14,3. 特性曲线与电流方程,8,2020/9/14,FET放大电路的动态分析,一、FET的低频小信号等效模型,9,2020/9/14,gm与rds的求法,10,2020/9/14,gm与rds
3、的求法,11,2020/9/14,二、基本共源放大电路的动态分析,12,2020/9/14,2.1 MOSFET的基本概念,2.1.1 MOSFET开关,阈值电压是多少？当器件导通时，漏源之间的电阻有多大？这个电阻与端电压的关系是怎样的？总是可以用简单的线性电阻来模拟漏和源之间的通道？器件的速度受什么因素限制？,13,2020/9/14,1. MOSFET的三种结构简图,图2.1 NMOS FET结构简图,2.1.2 MOSFET的结构,14,2020/9/14,图2.2 PMOS FET结构简图,15,2020/9/14,图2.3 CMOS FET的结构简图,16,2020/9/14,2.
4、MOS FET结构尺寸的通用概念,W: gate width Ldrawn (L): gate length(layout gate length) Leff: effective gate length LD:S/D side diffusion length W/L: aspect ratio S,D,G,B: source,drain,gate,body(bulk),17,2020/9/14,3. MOS FET 的四种电路符号,18,2020/9/14,2.2 MOS的I/V特性,2.2.1.阈值电压 先看MOS器件的工作原理:以NMOS为例来分析阈值电压产生的原理.,(a) VGS=
5、0,19,2020/9/14,在(a)图中，G极没有加入电压时，G极和sub表面之间，由于Cox的存在，构成了一个平板电容，Cox为单位面积的栅氧电容;,(b) VGS0,(c),在栅极加上正电压后，如图(b)所示，P-sub靠近G的空穴就被排斥，留下了不可动的负离子。这时没有导电沟道的形成，因为没有可移动的载流子，G和衬底间仅形成了氧化层电容和耗尽层电容的串连,如图(c)所示。,20,2020/9/14,（d）当VG继续增加，界面电势达到一定值时，就有电子从源极流向界面并最终到达漏极，导电沟道形成，晶体管打开。如图（d）所示。这时，这个电压值就是“阈值电压” .,(d),功函数差,费米势,M
6、OS强反型时的表面势为费米势的2倍,耗尽区电荷,(2.1),21,2020/9/14,PMOS器件的导通:与NFETS类似,极性相反.,22,2020/9/14,2.2.2 I/V特性推导,我们用一个电流棒来辅助理解电流的概念.,当沿电流方向的电荷密度为Qd (C/m)的电荷以速度v沿电流方向移动时,产生的电流为,(2.2),23,2020/9/14, NMOS 沟道的平板电容近似与沟道电荷分布,若将MOS结构等效为一个由poly-Si和反型沟道构成的平板电容。对均匀沟道，当VD=VS=0时，宽度为W的沟道中，单位长度上感应的可移动电荷量为,式中Cox为栅极单位面积电容，WCox为单位长度栅电
7、容.,(2.3),24,2020/9/14,如果从S到D有一电压差VDS，假设平板电容在L方向上x点的电位为V(x), 如上图所示,则有:,(2.4), 电荷漂移速度,：漂移速度 drift speed ：迁移率 mobility ：电场强度 electric field,(2.5),25,2020/9/14,综合(2.2)-(2.5)有,(2.6),边界条件,两边积分可得,沟道中电流是连续的恒量，即有：,26,2020/9/14,分析：,令 ,求得各抛物线的极大值在 点上，且相应各峰值电流为:,(2.7),VGS-VTH为过驱动（overdrive）电压，只有过驱动电压可以形成反型层电荷。,
8、时，器件工作在“三极管区”.,27,2020/9/14,MOS器件作为逻辑工作和模拟开关，或小值线性电阻运用时，都会工作于深Triode区。此时VGS较大，MOS管的VDS很小，若满足：,2.2.3 MOS器件深Triode区时的导通电阻,此时（2.6）简化为：,(2.8),(2.8)表明 为直线关系，如图(2.12)所示.,28,2020/9/14,(2.9),此时 D, S间体现为一个电阻，其阻值为：,29,2020/9/14,（2.9）式表示： a：在满足 的条件下，MOS管体现出线性电阻的特性，其直流电阻与交流动态电阻相等。 b：该线性电阻大小取决与VGS，即调节VGS，可调节电阻的大
9、小。因此我们常常把工作在这种区域的晶体管称为“压控晶体管”。,30,2020/9/14,讨论: 一个NMOS管,若偏置电压VGSVTH , 漏级开路(ID =0),问：此晶体管是处于cut off 状态还是其他状态?为什么?,例2.1,31,2020/9/14,由 可知：,2.2.4 MOS管在饱和区的跨导,当 时，漏极电流怎样变化呢？,时，,，此时认为沟道夹断 (pinch off ).,的增大向源端移动。,时,夹断点随着, 沟道在 处夹断.,32,2020/9/14,若,则,与,无关.,由,时 , 相对恒定，器件工作在饱和区。,(2.10),33,2020/9/14,(2.10),式(2.
10、6),(2.10) 为analog CMOS design 的最基本的方程式.,(2.6),它们描述了ID与工艺常数 ,器件尺寸W和L以及栅和漏相对于源的电位之间的关系.,34,2020/9/14,若 ，可以得到 不同VGS下漏电流曲线为:,35,2020/9/14,对于PMOS器件,其在三极管区和饱和区的电流方程分别表示为,36,2020/9/14,37,2020/9/14,跨导gm的定义 gm是指在一定的VDS下，ID对VGS的变化率。 gm代表了器件的灵敏度：对于一个大的gm来说，VGS的一个微小的改变将会引起ID产生很大的变化。,当MOS器件处于饱和区时,沟道被夹断.当VDS增大时,夹
11、断点向S方向移动，沟道长度由L变成了L,故饱和区电流方程中L应用L取代,但当L较大, VDS不是很高时,我们仍以L作为MOS管的沟长.,(2.11),38,2020/9/14,gm的变形表达式,将式两边平方得 所以 将乘以一个（VGS-VTH）,除以一个（VGS-VTH）得,(2.12),(2.13),39,2020/9/14,根据gm的表达式,我们可以得到如图2.18所示的曲线,它反映了gm随某一参数变化的特性.,40,2020/9/14,提高gm的有效方法,提高载流子的沟道迁移率,选用高迁移率的材料,并使用迁移率高的晶面. 制作高质量、尽可能薄的栅氧化层; 尽可能使用宽长比比较大的图形;
12、减小源、漏区体电阻和欧姆接触电阻以减小串连电阻,因为,41,2020/9/14,怎样区分饱和区和三极管区?,当栅压和漏压之差不足以形成反型层时,沟道被夹断,器件工作在饱和区.,对NMOS:,对PMOS:,42,2020/9/14,Triode 区又称非饱和区或线性电阻区；,Saturation 区又称饱和区；,cut off 区又称截止区；,Overdrive Voltage 有时也称Vod，它的表达式为,有关的重要术语和概念：,aspect ratio W/L,43,2020/9/14,对应沟道刚刚pinch off 的情况:,如果D端电位增加，则沟道pinch off 的情况变为:,44,
13、2020/9/14,2.3 二级效应,2.3.1 体效应 通常,NMOS的源极和P型衬底相连,处于同一电位,如图(a)所示.,但在实际电路中（特别是Analog电路中），一些器件会处于源极和衬底电位分离的状态。例如衬底接地，源极电位高于衬底；或源极接地，衬底接上负电位，如图(b)所示:,(a),(b),45,2020/9/14,的作用，衬底吸走更多的空穴，在沟道处留下更多不可动的负离子，由于栅的镜像作用，栅上出现更多的正电荷，这表明衬底在反型前 被提高了，也就是阈值电压 提高了.,以源极接地，衬底接负电位为例：,假设 , 在反型沟道出现之前( )，沟道处由于栅极电压出现耗尽层。,时，耗尽层中的
14、电荷数量少些；,当 后,由于,46,2020/9/14,这被称为body effect 或back gate effect 或substrate bia effect. (源极电位和衬底电位不同,引起阈值电压的变化),从 的表达式来看:,增加了,所以 提高了.,考虑体效应后，,其中体效应系数,对于NMOS管，F为正,当VB比VS负时,VSB为正,VTH提高.,(2.14),47,2020/9/14,实际应用中，VSB只会为正值，或VB只会等于VS或低于VS，VSB被称为sourcebody 电势差。,对PMOS管，衬底接Vdd，源极电位等于或低于Vdd。故这时VSB为负值， 且F为负 , 相应
15、地VTH绝对值增加。,48,2020/9/14,考虑图(a)所示的电路, Vin变化时, Vout将怎样变化？,49,2020/9/14,由 变化引起.,MOSFET工作于饱和区时,有效沟长 为,2.3.2 沟长调制效应,这时,饱和区电流表达式为,50,2020/9/14,由于 由 变化引起,故令,于是可得到考虑沟道长度调制效应的饱和电流方程：,考虑沟长调制效应后饱和区的跨导相应修改为：,其中 是沟道长度调制系数,表示VDS对沟道L产生作用的大小因子。,(2.15),51,2020/9/14,在一定的 下, 为定值,于是有,关于沟长调制效应我们应关注的问题：,由于,反比于 .,的曲线修正为：,
16、52,2020/9/14,器件进入饱和区后，ID随VDS的增大而增大。,越靠近x轴的曲线越平坦，越往上曲线越陡峭，增幅越大。,从这个曲线可以看出：,53,2020/9/14,MOS器件输出电阻与沟道长度的关系:,由(2.15)式求出输出电导,又因为,故有,或有输出电阻,以上分析表明: 在(VGS VTH)一定时,而在ID一定的情况下,因为,(2.16),54,2020/9/14,重要结论: MOS器件输出电阻与沟道长度有极大的关系.在模拟电路放大器设计中,作为放大器件的MOS管及作为负载的MOS管,应取较大的沟长.特别是负载器件, L更要大一些.,饱和区电流方程,表明一个MOS器件的沟道电流由VGS和VDS共同决定，但VDS的调节作用很微弱。作为恒流源的MOSFET来说，恒流源由VGS决定，VDS对ID的调节只作为一
