《eda第2章 大规模可编程逻辑器件课件》由会员分享，可在线阅读，更多相关《eda第2章 大规模可编程逻辑器件课件（37页珍藏版）》请在金锄头文库上搜索。
1、第2章 大规模可编程逻辑器件,2.1 可编程逻辑器件概述 2.2 复杂可编程逻辑器件(CPLD) 2.3 现场可编程门阵列(FPGA) 2.4 在系统可编程(ISP)逻辑器件 2.5 FPGA和CPLD的开发应用选择,2.1 可编程逻辑器件概述,*现在的数字系统由三大“积木块”构成： CPU + RAM + CPLD（FPGA） 即 微处理器 + 存储器 + 可编程逻辑器件,2.1.1 PLD的发展进程,1、20世纪70年代，最早的PLD： PROM 可编程只读存储器 （Programmable Read Only Memory） PLA Programmable Logic Array,2、
2、70年代末，AMD公司推出了 PAL Programmable Array Logic。 3、80年代初，Lattice公司推出了 GAL Generic Array Logic。,4、80年代中期，Xinlin公司推出了 FPGA Field Programmable Gate Array （现场可编程门阵列） 同时，Alteral 公司推出了 EPLD Erasable PLD（可电檫除的PLD） 5、80年代末，Lattice公司推出了 CPLD : Complex Programmable Logic Device,2.1.2 PLD的种类及分类方法,1从结构的复杂程度分类 一般分为简
3、单PLD和复杂PLD(CPLD)，或分为低密度PLD和高密度PLD(HDPLD)。,2从互连结构上分类 确定型：CPLD 统计型：FPGA,3从可编程特性上分类 一次可编程： 重复可编程,4从可编程器件的编程元件上分类 熔丝型（fuse）编程器件 EPROM （紫外线檫除）编程器件 EEPROM （电可檫除）编程器件 SRAM（静态存储器）编程器件,OTP（one time programmable）,一、阵列交叉点的逻辑表示 1、实体连接 行线和列线实在的连接.,表示此点不可编程,2.1.3 PLD的表示方法,2、可编程连接,表示编程前此点的熔丝处于接通状态,3、编程后熔丝烧断,表示此点为不
4、连接点,二、与阵列的PLD表示,未编程或熔丝全部保留：,编程后实现 的与阵列表示,熔丝保留,三、或阵列的PLD表示,未编程或实现f=p1+p2+p3：,熔丝全保留,实现 f = P1+P3 的PLD表示,四、输入缓冲器和反馈缓冲器,单入双出的缓冲器单元，输出0态和1态,同极性输出端 （高有效输出端）,反极性输出端 （低有效输出端）,五、输出极性可编程的异或门 编程前：,表示为：,电源,地,编程后熔丝保留，输出高有效，即,编程后熔丝烧断，输出低有效，即,六、地址可编程的数据选择器（MUX）1、二选一数选器（2:1MUX）,编程后，行线和列线相接，则选择D0； 行线和列线断开，则选择D1。,2、四
5、选一数选器（4:1MUX）,A1A0=00，Y=D0； A1A0=01，Y=D1； A1A0=10，Y=D2； A1A0=11，Y=D3。,六、可编程的数据分配器,数据分配器,两输入都可编程的异或门,决定信号能否传递,决定输出高有效或低有效,七、激励方式可编程的时序记忆单元,R/L（Register/Latch） R/L=0，为D锁存器； R/L=1，为D触发器。,八、双向输入/输出和反馈输入的逻辑表示,三态缓冲器有效,阵列表示为：,带反馈的输出端,或阵列,与阵列,三态缓冲器禁止的双向I/O反馈输入的阵列表示：,三态门禁止,输入端,2.2 复杂可编程逻辑器件(CPLD),2.2.1 CPLD的
6、基本结构 可以把CPLD的基本结构看成由逻辑阵列宏单元和I/O控制模块两部分组成。,CPLD是基于乘积项的结构模块基本都是由EEPROM和Flash工艺制造的，一上电就可以工作，无需其他芯片配合。,1逻辑阵列宏单元,2. I/O控制模块 CPLD中的I/O控制模块，基本上都由输出极性转换电路、触发器和输出三态缓冲器三部分及与它们相关的选择电路所组成。,与PAL兼容的CPLD的I/O控制模块结构,逻辑宏单元,输入/输出口,输入口,时钟信 号输入,三态控制,可编程与阵列,固定或阵列,2.2.2 Altera 公司的器件产品 Altera公司的产品在我国有较多的用户，如EP220、EP224、EP6
7、010、EP1810等经典产品应用颇广。,主要特点： 采用0.5 m CMOS SRAM工艺制造； 具有在系统可配置特性； 在所有I/O端口中有输入/输出寄存器； 3.3 V或5.0 V工作模式。,2.3 现场可编程门阵列 (FPGA),基于查找表( Look Up Table )的结构模块,0,0,0,0,0,1,0,1,0,0,0,0,0,1,0,1,输入 A 输入 B 输入C 输入D,查找表 输出,16x1 RAM,多路选择器,2.3.2 FPGA的配置模式 FPGA 的配置模式，即FPGA的下载。 由于LUT主要适合SRAM工艺生产，所以目前大部分FPGA都是基于SRAM工艺的，而SR
8、AM工艺的芯片在掉电后信息就会丢失，一定需要外加一片专用配置芯片，在上电的时候，由这个专用配置芯片把数据加载到FPGA中，然后FPGA就可以正常工作，由于配置时间很短，不会影响系统正常工作。,2.3.1 FPGA器件的结构 目前，Xilinx公司的FPGA芯片分为XC2000、XC3000/XC3100、XC4000、XC5000、XC6200、XC8100、Spartan、Virture等系列。,2.4 在系统可编程(ISP)逻辑器件,ISP( In System Programmability ),在系统可编程的概念，首先由美国的Lattice公司提出，而且形成了ispLSI ( in s
9、ystem programmable Large Scale Integration，在系统可编程大规模集成)和pLSI( 可编程大规模集成 )逻辑器件系列。,2.5 FPGA和CPLD的开发应用选择,在应用开发中一般应考虑以下几个问题:,1器件的逻辑资源量的选择 2芯片速度的选择 3器件功耗的选择,4FPGA/CPLD的选择 对于普通规模且产量不是很大的产品项目，通常使用CPLD。对于大规模或单片系统设计，通常采用FPGA。,由于CPLD分解组合逻辑的功能很强，因此适合用于设计译码等复杂组合逻辑。 但FPGA中包含的LUT和触发器的数量非常多，所以如果设计中使用到大量触发器，使用FPGA就是一个很好选择。,同时CPLD拥有上电即可工作的特性，而大部分FPGA需要一个加载过程，所以，如果系统要可编程逻辑器件上电就要工作，那么就应该选择CPLD。,5. FPGA和CPLD封装的选择 FPGA和CPLD器件的封装形式很多，每一芯片的引脚数从28至484不等，同一型号类别的器件可以有多种不同的封装。 6其他因素的选择,ISP功能提高设计和应用的灵活性,减少对器件的触摸和损伤 不计较器件的封装形式,允许一般的存储 样机制造方便 支持生产和测试流程中的修改,允许现场硬件升级 迅速方便地提升功能,未编程前先焊接安装,系统内编程-ISP,在系统现场重编程修改,
