第2章 硬件结构课件

《第2章 硬件结构课件》由会员分享，可在线阅读，更多相关《第2章 硬件结构课件（109页珍藏版）》请在金锄头文库上搜索。

1、1,1,第2章 AT89S52单片机 硬件结构,2,2,第2章 AT89S52单片机的片内硬件结构 2.1 AT89S52单片机的硬件组成 2.2 AT89S52的引脚功能 2.2.1 电源及时钟引脚 2.2.2 控制引脚 2.2.3 并行I/O口引脚 2.3 AT89S52的CPU 2.3.1 运算器 2.3.2 控制器 2.4 AT89S52的存储器结构 2.4.1 程序存储器空间 2.4.2 数据存储器空间,3,2.4.3 特殊功能寄存器 2.4.4 位地址空间 2.4.5 存储器结构总结 2.5 AT89S52的并行I/O端口 2.5.1 P0口 2.5.2 P1口 2.5.3 P2口

2、 2.5.4 P3口 2.6 时钟电路与时序 2.6.1 时钟电路设计 2.6.2 时钟周期、机器周期、指令周期与指令时序,4,2.7 复位操作和复位电路 2.7.1 复位操作 2.7.2 复位电路设计 2.8 AT89S52单片机的最小应用系统 2.9 看门狗定时器（WDT）功能简介 2.10 低功耗节电模式 2.10.1 空闲模式 2.10.2 掉电运行模式,5,内容概要 本章介绍AT89S52单片机的片内硬件结构。读者应了解并熟知AT89S52单片机的片内硬件结构，以及片内外设资源的工作原理与基本功能，重点掌握AT89S52单片机的存储器结构、常见的特殊功能寄存器的基本功能以及复位电路与

3、时钟电路的设计，掌握单片机最小系统的概念。此外还介绍了低功耗节电模式。,6,6,2.1 AT89S52单片机的硬件组成 片内硬件组成结构如图2-1所示。把作为控制应用所必需的基本功能部件都集成在一个尺寸有限的集成电路芯片上。 有如下功能部件和特性： （1）8位微处理器（CPU）； （2）数据存储器（256B RAM）； （3）程序存储器（8KB Flash ROM）； （4）4个8位可编程并行I/O口（P0口、P1口、P2口和P3口）； （5）1个全双工的异步串行口； （6）3个可编程的16位定时器/计数器（T0、T1和T2）；,7,7,图2-1 AT89S52单片机片内结构,8,8,（7）1

4、个看门狗定时器； （8）中断系统具有6个中断源、6个中断向量； （9）特殊功能寄存器（SFR）32个； （10）低功耗模式有空闲模式和掉电模式，且具有掉电模式 下的中断恢复模式； （11）3个程序加密锁定位。 片内各功能部件通过片内单一总线连接而成（见图2-1），基本结构依旧是CPU 加上外围芯片的传统微机结构。,9,CPU对各种功能部件的控制是采用特殊功能寄存器（SFR，Special Function Register）的集中控制方式。 下面介绍图2-1中片内各功能部件。 （1）CPU（微处理器） 8位的CPU，与通用CPU基本相同，同样包括了运算器和控制器两大部分，还有面向控制的位处理功

5、能。 （2）数据存储器（RAM） 片内为为256B，片外最多可扩64KB。片内256B的RAM以高速RAM的形式集成，可加快单片机运行的速度和降低功耗。,9,10,（3）程序存储器（Flash ROM） 用来存储程序。AT89S52 片内有8KB的Flash存储器；AT89S53/AT89S54/AT89S55片内集成了12KB/16KB /20KB的Flash存储器，如果片内程序存储器容量不够，片外最多可外扩至64KB程序存储器，即“片内+片外”的程序存储器总容量不超过64KB。 （4）定时器/计数器 片内有3个16位的定时器/计数器，具有4种工作方式。 （5）中断系统 具有6个中断源，2级

6、中断优先权。,10,11,（6）串行口 1个全双工的异步串行口，4种工作方式。可进行串行通信，扩展并行I/O口，可与多个单片机构成多机系统。 （7）P0口、P1口、P2口和P3口 4个8位并行I/O口。 （8）特殊功能寄存器（SFR） 共有32个特殊功能寄存器，用于CPU对片内各外设部件进行管理、控制和监视。特殊功能寄存器实际上是片内各外设部件的控制寄存器和状态寄存器，这些特殊功能寄存器映射在片内RAM区的80HFFH的地址区间内。 （9）1个看门狗定时器WDT 当单片机由于干扰而使程序陷入死循环或跑飞状态时，可引起单片机复位，使程序恢复正常运行。,11,12,AT89S52完全兼容AT89C

7、51/AT89S51单片机，使用AT89C51/AT89S51单片机的系统，在保留原来软硬件的基础上，可用AT89S52直接代换。,13,2.2 AT89S52的引脚功能 首先熟悉并掌握各引脚的功能。AT89S52与各种8051单片机的引脚是兼容的。目前，AT89S52单片机多采用40引脚的DIP封装（双列直插），以及44引脚的PLCC和TQFP封装方式的芯片, 外形见图2-2（a）和图2-2（b）。,13,(a)40引脚的DIP封装 (b) 44引脚的PLCC封装或TQFP封装,图2-2 AT89S52单片机的外形,14,AT89S52单片机的DIP封装的引脚名称见图2-3（a） ，44引脚

8、的PLCC和TQFP封装方式的引脚名称, 见图2-3（b）和图2-3（c）。44引脚的PLCC和TQFP封装方式的芯片，有4只引脚是无用的，标为“NC”。,15,(a)DIP封装的引脚分布 (b) PLCC封装的引脚分布,16,(c) TQFP封装的引脚分布 图2-3 AT89S52各种封装方式的引脚,17,引脚按其功能可分为如下3类： （1）电源及时钟引脚VCC、VSS；XTAL1、XTAL2。 （2）控制引脚 PSEN*、ALE/PROG*、EA* /VPP、RST （3）I/O口引脚P0、P1、P2、P3，为4个8位I/O口 下面结合图2-3(a)介绍各引脚的功能。 2.2.1 电源及时

9、钟引脚 1电源引脚 （1）VCC（40脚）：+5V电源。 （2）VSS（20脚）：数字地。,18,2时钟引脚 （1）XTAL1（19脚）：片内振荡器反相放大器和时钟发生器电路输入端。用片内振荡器时，该脚接外部石英晶体和微调电容。外接时钟源时，该脚接外部时钟振荡器的信号。 （2）XTAL2（18脚）：片内振荡器反相放大器的输出端。当使用片内振荡器，该脚连接外部石英晶体和微调电容。当使用外部时钟源时，本脚悬空。 2.2.2 控制引脚 （1）RST (RESET，9脚) 复位信号输入，在引脚加上持续时间大于2个机器周期的高电平，可使单片机复位。正常工作，此脚电平应 0.5V。,18,19,当看门狗定

10、时器溢出输出时，该脚将输出长达96个时钟振荡周期的高电平。 （2） EA*/VPP (Enable Address/Voltage Pulse of Programing，31脚) EA*：引脚第一功能：外部程序存储器访问允许控制端。 EA*=1，在PC值不超出1FFFH（即不超出片内8KB Flash存储器的地址范围）时，单片机读片内程序存储器（8KB）中的程序，但PC值超出1FFFH （即超出片内8KB Flash地址范围）时，将自动转向读取片外（2000H-FFFFH）程序存储器空间中的程序。,20,EA*=0，只读取外部的程序存储器中的内容，读取的地址范围为0000HFFFFH，片内的

11、4KB Flash 程序存储器不起作用。 VPP：引脚第二功能，对片内Flash编程，接编程电压。 （3）ALE/PROG*（Address Latch Enable/PROGramming，30脚） ALE为地址锁存控制信号端，为第一功能。由于引脚数目有限，P0口是作为低8位地址总线与8位数据总线分时复用的。当单片机访问外部程序存储器或外部数据存储器时，ALE的负跳变将单片机P0口先发出的低8位地址锁存在P0口外接的地址锁存器中，然后P0口再作为8位数据总线使用，如图2-4所示。,20,21,图2-4 ALE引脚输出地址锁存控制信号,22,此外，单片机正常运行时，ALE端一直有正脉冲信号输出

12、，此频率为时钟频率fosc的1/6。可用作外部定时或触发信号。 注意，每当AT89S52访问外部RAM时（执行MOVX类指令），要丢失一个ALE脉冲。 如不需要ALE端输出脉冲信号，可将特殊功能寄存器AUXR（地址为8EH，将在后面介绍）的第0位（ALE禁止位）置1，来禁止ALE操作，但执行访问外部程序存储器或外部数据存储器指令“MOVC”或“MOVX”时，ALE仍然有效。即ALE禁止位不影响对外部存储器的访问。 PROG*：引脚第二功能，对片内Flash编程，为编程脉冲输入 脚。,22,23,（4）PSEN*（Program Strobe ENable，29脚） 片外程序存储器读选通信号，低

13、电平有效。 2.2.3 并行I/O口引脚 （1）P0口：P0.7P0.0引脚 为漏极开路的8位并行双向I/O口。作为输出口时，每个引脚可驱动8个LS型TTL负载。当AT89S52扩展外部存储器及I/O接口芯片时，P0口为分时复用的低8位地址/数据总线。在向P0口写入“1”后就成为高阻态的输入口。 当P0口作为通用I/O口使用时，需外加上拉电阻，这时为准双向口。 在对Flash程序存储器编程时，P0口接收字节代码，程序校验时P0口输出字节代码，程序校验期间应外接上拉电阻。,23,24,（2）P1口：P1.7P1.0引脚 准双向I/O口，具有内部上拉电阻，可驱动4个LS型TTL负载。 在对片内Fl

14、ash编程和校验时定义为低8位地址线。 P1口某些引脚的第二功能如下。 P1.0/T2：T2脚为定时器T2的外部计数信号输入端T2。 P1.1/T2EX：T2EX为T2的捕捉/重新装载触发及方向控制T2EX。 P1.5/MOSI：MOSI用于对片内Flash存储器串行编程和校验。 P1.6/MISO：MISO用于对片内Flash存储器串行编程和校验。 P1.7/SCK：SCK用于对片内Flash存储器的串行编程和校验的移位脉冲输入引脚。,25,注意：AT89S51与AT89S52引脚的差别仅仅是在1脚（P1.0）与2脚（P1.1）上，AT89S52的1脚（P1.0）与2脚（P1.1）分别增加了

15、定时器/计数器T2的两个外部引脚T2和T2EX的复用功能。当AT89S52单片机不使用片内的T2的两个引脚T2（P1.0）和T2EX（P1.1）的复用功能时，AT89S51以及各种8051兼容机与AT89S52的引脚功能则完全相同，它们的外围硬件接口电路是完全相互通用的。 但是如果使用定时器T2的外部计数输入T2（P1.0）和“捕捉”输入T2EX （P1.1）的功能时，则AT89S52的P1.0脚和P1.1脚就不能作为通用I/O使用，这是AT89S52与AT89S51（或AT89C51）在外围接口电路设计上的微小差别。,26,（3）P2口：P2.7P2.0引脚 准双向I/O口，引脚内部接有上拉

16、电阻，可驱动4个LS型TTL负载。 当AT89S52访问外部存储器及I/O口时，P2口作为高8位地址总线使用，输出高8位地址。 当P2口不作为高8位地址总线时，可作为通用的I/O口使用。,27,（4）P3口：P3.7P3.0 准双向I/O口，具有内部上拉电阻。 P3口的第一功能是作为通用的I/O口使用，可驱动4个LS型TTL负载。 P3口还可提供第二功能。第二功能定义见表2-1，应熟记。 综上所述，P0口可作为总线口，为双向口。作为通用的I/O口使用时，为准双向口，这时需加上拉电阻。P1口、P2口、P3口均为准双向口。,27,28,28,29,注意：准双向口与双向口的差别。准双向口仅有两个状态。而P0口作为总线使用，口线内无上拉电阻，处于高阻“悬浮”态。故P0口为双向三态I/O口。 为什么P0口要有高阻“悬浮”态？准双向I/O口则无高阻的“悬浮”状态。 另外，准双向口作通用I/O的输入口使用时，一定要向该口先写入“1”。以上的准双向口与双向口的差别，读者在阅读2.5节后，将会