《第5章_2_3_4_MOS_存储器_系统.ppt》由会员分享，可在线阅读，更多相关《第5章_2_3_4_MOS_存储器_系统.ppt（45页珍藏版）》请在金锄头文库上搜索。
1、5.2 MOS集成电路设计,5.2.1、NMOS电路 电阻NMOS反相器,5.2 MOS集成电路设计,NMOS反相器及版图（E/E NMOS）,NMOS反相器及版图（E/D NMOS）,NMOS与非门电路,NMOS或非门电路及版图,NMOS与或非门电路及版图,CMOS反向器,5.2.2 CMOS电路,N阱 CMOS,（1）初始氧化 （2）淀积氮化硅层 （3）光刻一，定义出N阱 （4）反应离子刻蚀氮化硅层 （5）N阱离子注入，注磷 （6）退火 （7）高温阱推进,1.形成N阱,N阱,2 有源区的确定和场氧化(LOCOS),N沟道和P沟道晶体管所在的区域称为有源区 需首先在不同MOS管之间进行场氧。
2、 （1）淀积氮化硅层 (a)生成N阱后，去掉氧化层。 (b)重新生长一层薄的SiO2层，作为薄氮化硅层与硅之间的缓冲层。 (c)淀积一层薄氮化硅层，作为场氧氧化的掩膜。 (d)确定有源区，即n型晶体管和P型晶体管所在区域。,（2）光刻二 有源区光刻，将以后作为有源区的二氧化硅层和薄氮化硅层保留下来。（图a） （3）氧化层生长 在没有氮化硅层保护的区域生长一层较厚的氧化层。(图b),3 生长栅氧化层和生成多晶硅栅,确定有源区后，开始制做MOS晶体管。 （1）生长栅氧化层： （2）淀积多晶硅 （3）光刻三：光刻多晶硅。,4 形成P沟MOS晶体管,（1）光刻四： P沟MOS晶体管源漏区光刻。 （2）
3、P沟源漏区掺杂。,5 形成N沟MOS晶体管,（1）光刻五： n沟MOS晶体管源漏区光刻。 （2）n沟源漏区掺杂。,6 光刻引线接触孔,（1）氧化 （2）光刻六,7 光刻金属互连线,蒸发或溅射工艺 光刻7：互连线光刻,8 光刻钝化孔 淀积一层钝化层 9 后工序加工 （1）中间测试（2）划片（3）贴片（4）键合 （5）封装（6）筛选（7）测试（8）老化,CMOS与非门和或非门,CMOS四输入端与非门电路,CMOS传输门,CMOS D触发器,1 如图为一个CMOS的数字器件的纵向结构图，试画出其电路原理图，分析其功能，并画出真值表。,二输入端与非门及真值表,2 如图为一个CMOS的数字器件的纵向结构
4、图，试画出其电路原理图，分析其功能，并画出真值表。,二输入端或非门电路图及真值表,5.3 半导体存储器电路,（1）RAM 静态RAM（SRAM）和动态RAM（DRAM） （2）ROM 掩膜编程ROM PROM EPROM E2PROM FLASH,5.3.1、随机存取存储器（RAM),(1)静态RAM（SRAM）,双极型SRAM,静态MOSRAM,（2）动态RAM（DRAM）,VCC通常接地 写入信息时字线加高压，信息从位线写入 读出信息时字线加高压，信息从位线读出 由于电子会泄露，需要动态刷新，可以做成高容量RAM,5.3.2 掩膜编程ROM,掩膜编程的ROM可以通过接触孔的掩膜版来编程，也
5、可以通过“存在”或“不存在”栅开启MOS管，或利用离子注入方法使MOS管永远截止或永远导通来编程 每个单元里记录了“0”或“1”的信息,1、可编程ROM（PROM）,2、可擦除ROM,（1）EPROM（紫外线擦除，电可编程） a）浮栅雪崩注入MOS结构（FAMOS） 写入：管子原来不导通。在漏源之间加上较高电压后（如-25V），漏极PN结雪崩击穿，部分高速电子积累在浮栅上，使MOS管导通。,b）叠栅注入MOS管SIMOS (Stacked-gate Injuction MOS)用N沟道管；增加控制栅 SIMOS管原来可导通，开启电压约为2V。注入电荷：在DS间加高电压，同时在控制栅加25V、5
6、0mS宽的脉冲。由于控制栅上有电压，所以需要的漏源电压相对较小。注入电荷后其开启电压达7V，不能正常导通。,（2）E2PROM（电可擦除，电可编程） 金属-氮化硅-氧化硅-半导体（MNOS）,浮栅隧道氧化物（FLOTOX）特点：浮栅与漏区间的氧化物层极薄（20纳米以下），称为隧道区。当隧道区电场大于107V/cm时隧道区双向导通。EEPROM的缺点：擦写需要高电压脉冲；擦写时间长；存储单元需两只MOS管。,(3)Flash memory采用新型隧道氧化层MOS管。隧道层更薄1015nm。在控制栅和源极间加12V电压即可使隧道导通。,5.4.1、专用集成电路的设计目的和分类 通用IC芯片受功能和
7、产品种类的限制，很多场合不足使用要求，需要用户定制IC。 按设计风格分：1.全定制 它主要基于晶体管级的芯片设计，芯片中的全部器件及互连线的版图都是按照系统要求进行人工设计的，密度高，速度快，面积小，功耗低，批量生产时经济好，但设计开发时间长，设计费用高，只适用于大量生产的通用IC或对性能有特殊要求的电路才适合全定制方式。,5.4 专用集成电路设计,2.半定制方式 通常指门阵列和标准单元的设计方法，用户不需要最低层的设计，初期投资少，有利于CAD软件的设计。缺点是芯片的面积较大，利用率低，适用于设计成本低，生产批量小的芯片。 这种设计方法，必须要送到半导体生产厂家作最后的加工。,3.PLD和LCA (1)PAL（可编程逻辑阵列） PAL采用溶丝实现连线的通断 一旦编程后不能改写 （2）GAL（通用逻辑阵列） GAL采用了更灵活的可编程I/O结构，采用了先进的浮栅工艺，电可擦除 PAL 和GAL的基本门阵列部分是一样的。 （3）CPLD（复杂可编程逻辑器件）,
