触发器例题课件

《触发器例题课件》由会员分享，可在线阅读，更多相关《触发器例题课件（61页珍藏版）》请在金锄头文库上搜索。

1、1,第七章 触发器和时序逻辑电路,电子技术,第三节 计数器,第二节 寄存器,第一节 双稳态触发器,第七章 触发器和时序逻辑电路,第六节 数字电路应用举例,第四节 数/模和模/数变换器,第五节 555定时器,第一节 双稳态触发器,一、RS触发器,二、 JK触发器,三、D触发器,4,触发器一种具有记忆功能的能够储存一位二值信号的基本单元电路,是构成时序逻辑电路的基本逻辑部件。,在对数字信号进行算术运算和逻辑运算过程中，需要暂时保存(记忆)一定的代码(指令、操作数、或控制信号)，需要一种具有记忆功能的逻辑单元。,第一节 双稳态触发器,双稳态触发器有两个相反的稳定状态,从一个稳定状态转换为另一个稳定状

2、态靠输入信号触发,输入信号消失后,稳定状态能一直保持下去。,5,第一节 双稳态触发器,按逻辑功能不同分为： R-S触发器、D触发器、JK触发器、T和T触发器。,分类：,6,第一节 双稳态触发器,数字电路,特点：输出只取决于当前的输入,组成：门电路，不存在记忆元件,特点：输出取决于当前的输入和原来的状态,组成：组合电路、记忆元件,时序 逻辑电路,组合 逻辑电路,7,一、RS触发器,1.电路组成,第一节 双稳态触发器,(一)基本R-S触发器,由两个与非门交叉耦合而组成。,反馈线,与非门,8,反馈线,与非门,在输入信号作用下，两个稳定状态“0”态和“1”态互相转换， 当输入信号消失后，电路状态能保存

3、下来。,一个触发器可存储 1 位二进制数码,第一节 双稳态触发器,9,逻辑符号,第一节 双稳态触发器,逻辑电路,10,第一节 双稳态触发器,0,有0出1 ,全1出0,1 0,2.工作原理及逻辑关系,0,1,1,0 1,置0端（复位端）,逻辑状态表,11,第一节 双稳态触发器,1,0,次态,现态,1,1,0 1,0 1,置1端（置位端）,Qn+1,Qn,逻辑状态表,12,第一节 双稳态触发器,Q,0,1,次态,现态,不变,1,0,1 1,0 1,Qn+1,Qn,逻辑状态表,13,第一节 双稳态触发器,？,Q,不定,次态,现态,不变,0 1,0 0,Qn+1,Qn,逻辑状态表,14,第一节 双稳态

4、触发器,2.有记忆功能： 电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。,4.缺点：输出状态直接受输入信号的控制，使用范围受限。,3.有置0或置1功能: 在外加触发信号时，电路可以触发翻转。,基本RS触发器特点,归纳,Qn+1,15,时钟脉冲CP(同步信号)是一种控制命令（触发信号），控制触发器翻转，是一串矩形脉冲。,可控（钟控或同步）RS触发器通过控制门实现时钟脉冲对输入信号控制的触发器。,同步各触发器翻转由同一时间控制。,第一节 双稳态触发器,基本RS触发器缺点：输出状态直接受输入信号的控制，使用范围受限。,增加两个控制门和一个触发信号，让输入控制信号通过控制门传送。

5、,16,一、可控RS触发器,(一)电路组成,时钟脉冲,输入信号,直接复 位端,直接置 位端,基本RS触发器,输入控制门,第一节 双稳态触发器,输入控制门实现时钟脉冲对输入信号的控制。,时钟脉冲采用正脉冲（CP高电平时翻转）。,17,第一节 双稳态触发器,工作过程一般不用，不用时,两者处于1状态（高电平或悬空）。,加负脉冲（低电平）有效,18,第一节 双稳态触发器,19,1.当CP0时：R、S无论如何，GC、GD门输出均为1,被封锁，触发器保持原状态。 R、S不起作用。,2.当CP1时：GC、GD被解除封锁,R、S输入端的信号作用到基本R-S触发器，触发器输出状态随R、S的状态而变化。,(二)工

6、作原理,R、S经控制门变为反脉冲。,0,第一节 双稳态触发器,20,CP1时,1,S=R=0：控制门输出1， 保持原态。,S=1、R=0：GC门输出0，则Q=1。,1,0,讨论,第一节 双稳态触发器,21,CP1时,1,0,S=0、R=1：GD门输出0，则Q=0。,S=1、R=1： GC、GD门输出0，则触发器输出不确定。,0,？,讨论,第一节 双稳态触发器,22,逻辑状态表,不允 许出现,第一节 双稳态触发器,Qn+1,Qn,23,第一节 双稳态触发器,例7-1-1假设Q的初始状态为0，画出输出端Q的波形图。,CP高电平时触发器状态由R、S确定,Q,0,保持,1,0,24,Q,第一节 双稳态

7、触发器,例7-1-2假设Q的初始状态为0，画出输出端Q的波形图。,25,Q,0,1,1,0,1,0,1,讨论,GC门两个输入端都是1态,输出0，使触发器翻转到Q=1。 GD门由Q反馈线控制处于0态，不会输出0。,第一节 双稳态触发器,CP端加计数脉冲,来一个计数脉冲翻转一次,翻转的次数等于脉冲的数目,构成计数器。,26,Q,1,0,1,1,0,触发器翻转之后，如果计数脉冲的高电平没及时降下来(或时钟脉冲过宽)，GD门受Q控制,就会输出负脉冲，使触发器产生不应有的新翻转，造成动作混乱。,1,0,1,0,第一节 双稳态触发器,可控RS触发器缺点：发生空翻现象。,27,克服办法采用主从 JK 触发器

8、或 D 触发器,空翻现象因时钟脉冲过宽,在一个时钟脉冲期间触发器发生多次翻转。,第一节 双稳态触发器,28,第一节 双稳态触发器,可控RS触发器主要特点,归纳,逻 辑 符 号,逻辑状态表,Qn+1,Qn,29,第一节 双稳态触发器,2.电平触发方式：在CP1期间接收输入信号，CP0时状态保持不变。要求：在CP1期间触发信号保持不变。,1.电路具有两个稳定状态。,3.有记忆功能：在无外来触发信号作用时，电路将保持原状态不变。,5.缺点:计数时存在空翻问题。,4.有计数功能：来一个计数脉冲，电路翻转一次，计数一次。,归纳,可控RS触发器主要特点,30,第一节 双稳态触发器,实验十三、RS触发器的功

9、能验证,实验目的：验证RS触发器的功能。,建立电路：1.利用与非门组成RS触发器。,实验步骤：1.记录指示灯的状态。 2.与触发器的真值表相比较。,2.利用指示灯来表示输出端的状态。,EDA 实验,链接EDA13,31,第一节 双稳态触发器,EDA 实验,基本RS触发器,32,第一节 双稳态触发器,EDA 实验,结 论: 通过测试，验证了RS触发器的功能。,实验数据：,33,二、JK触发器,1.电路组成,一种功能完善，应用极广泛的电路。,第一节 双稳态触发器,（一）主从JK触发器,两个可控RS触发器通过一个非门(反相器)相连,分别称主触发器和从触发器。,从RS触发器的状态就是主从触发器的状态。

10、,主触发器具有双RS端,其中一对输入端标以J、K端。,34,第一节 双稳态触发器,反相器作用：主触发器和从触发器分别得到相位相反的时钟信号，把接收输入信号和改变输出状态从时间上分开。,CP=1期间: 主触发器接受输入信号J和K,从触发器被封锁，状态不变。,CP由10时: 主触发器被封锁，状态不变，从触发器按照主触发器的输出状态转换。,1,0,0,1,35,第一节 双稳态触发器,2.工作原理,主、从触发器分两步工作：,第一步：在CP为高电平时:,输入信号J、K存入主触发器，从触发器状态不变。,第二步：在CP下降为低电平时:,主触发器中保存的状态传送到从触发器，使两者状态一致。而主触发器状态不变。

11、,36,第一节 双稳态触发器,Qn+1,Qn,逻辑状态表,结论:当J=K=1时,每来一个时钟脉冲下降沿,触发器就翻转一次,具有计数功能,37,第一节 双稳态触发器,多输入结构J=J1J2,CT1072型外引线排列图,逻辑符号,38,第一节 双稳态触发器,CP为高电平做准备，CP下降沿来时才翻转，隔离了信号的接收和输出过程，有效防止了空翻现象。,延迟输出触发器输出状态的更新滞后于输入信号的接收。,前沿处主触发器翻转,后沿处从触发器翻转,39,后果：抗干扰能力差。,若在CP=1期间，因外界干扰使J由0变成1,主触发器置1。当干扰消失后,主触发器保持置1态。,3.“一次变化”问题,设现态为Qn=0,

12、当J=K=0时，应当维持0状态不变。,当CP下降沿到达时，从触发器翻转到置1态,而不是维持原状态0不变。,第一节 双稳态触发器,40,第一节 双稳态触发器,归纳,主从JK触发器特点,逻 辑 符 号,Qn+1,Qn,逻辑状态表,41,第一节 双稳态触发器,（1）具有置数、记忆、计数功能。,（3）克服了触发器空翻现象：主从触发器把信号的接收和输出分为两个过程，任何时刻输入信号都不会影响输出的状态。,归纳,主从JK触发器特点,（2）边沿触发方式在CP1期间接收输入信号,在CP下降沿到来时触发翻转。,42,4.具有边沿触发方式的JK触发器,为了增强抗干扰能力。,触发器仅仅在时钟CP跳转时刻（脉冲的上升

13、沿或下降沿到来时）才发生翻转，而在CP=1或CP=0期间，触发器的状态保持不变。输入端的任何变化都不影响触发器的次态输出。,第一节 双稳态触发器,常用集成边沿触发器有： 双JK边沿触发器：CT3112/4112、CT2108等。 单JK边沿触发器：CT2101/2102（下降沿触发）、CT1070（上升沿触发）。,43,第一节 双稳态触发器,1,0,0,CP下降沿处翻转,例7-1-3某型号主从JK触发器，试画出输出端Q的波形图。,44,1.边沿触发方式 在时钟脉冲CP上升沿到来时接收输入信号，同时改变输出状态。在CP周期的其他时间，触发器的输出状态与输入信号无关。,第一节 双稳态触发器,上升沿

14、触 发翻转,多为维持阻塞型D触发器。,三、D触发器,2.功能 在时钟脉冲CP触发后，输出状态就是输入端D的状态。,Qn+1=D,45,第一节 双稳态触发器,时钟脉冲到来之后Q的状态和它来到之前D的状态一样,CP上升沿 处翻转,Q,Qn+1 = D,1,0,1,0,CP来前 D状态,CP来后 Qn+1 = D,工作波形图,46,D触发器特点,归纳,逻辑符号,第一节 双稳态触发器,逻辑状态表,2.克服了触发器空翻现象。,1.边沿触发方式在CP上升沿到来时触发翻转。,3.增强了抗干扰能力。,47,第一节 双稳态触发器,例7-1-4已知逻辑电路如图（a）,分析其逻辑功能。已知输入信号D和时钟脉冲CP的

15、波形如图（b）, 试画出输出端Q的波形。,Qn+1 = Dn,逻辑功能与D触发器相同。,JK触发器,非门,48,第一节 双稳态触发器,1,0,0,CP下降沿处翻转,Q,例7-1-4已知逻辑电路如图（a）,分析其逻辑功能。已知输入信号D和时钟脉冲CP的波形如图（b）, 试画出输出端Q的波形。,(b),49,第一节 双稳态触发器,例7-1-5已知逻辑电路如图（a）、（b）,分析其逻辑功能。,具有计数功能,即来一个CP，触发器就翻转1次,具有计数功能的触发器称T触发器。,D触发器,50,第一节 双稳态触发器,当T=J=K,两触发器状态相同,结论：根据需要，可将某种逻辑功能的触发器通过简单连线或附加控

16、制门而转换为另一种逻辑功能的触发器。,具有此种计数功能的触发器称T触发器。,J-K触发器,51,第一节 双稳态触发器,触发器的电路结构演变过程,基本RS触发器两个“与非门”构成,可控RS触发器四个“与非门”构成,主从JK触发器八个与非门构成,边沿D触发器 六个与非门构成,公共结构,接受时钟控制,克服空翻现象,增强抗干扰能力,归纳,52,第一节 双稳态触发器,归纳,电路具有两个稳定状态，在无外来触发信号作用时，电路保持原状态不变。在外加触发信号时，电路触发翻转,有计数功能：引入一个公用同步信号，来一个计数脉冲，电路翻转一次，计数一次 电平触发式触发器状态在 CP = 1 期间翻转，在CP = 0 期间保持不变,有 空 翻 触 发 器,RS 触 发 器,触发器的类型,同步RS 触 发 器,53,第一节 双稳态触发器,归纳,CP = 1 期间，主触发器接收输入信号 CP = 0 期间，主触发器保持 CP 下降沿之前状态不变，而从触发器接受主触发器状态