电子科技大学计算机组成原理3计算机组成原理-3-1-概述课件

《电子科技大学计算机组成原理3计算机组成原理-3-1-概述课件》由会员分享，可在线阅读，更多相关《电子科技大学计算机组成原理3计算机组成原理-3-1-概述课件（40页珍藏版）》请在金锄头文库上搜索。

1、本章主要讨论：,运算器 控制器 数据通路结构 与外部的连接,指令的执行过程,CPU组成,CPU工作原理,第3章 CPU子系统,3.1 概 述,模型机CPU内部结构,1、运算部件 2、寄存器组 3、微命令产生部件 4、时序系统 5、CPU内部数据通路结构,3.1.1 CPU的基本组成：,由CPU内总线将这些部件连接起来，实现部件之间的信息交换。,1.运算部件 任务：对操作数进行加工处理。 基本组成如下：,运算部件的设置将直接影响计算机的运算功能，按硬件设置的高低，大致分4种情况：, 只设置一个ALU:低档微机中，只能实现基本的定点加减和逻辑运算，依靠子程序实现定点乘除、浮点等复杂运算。, 设置一

2、个ALU，并且配合时序控制:高档微机中分若干步在硬件级实现定点乘除，如果设置了阵列乘法除法器，则乘除也可一步完成。, 设置一个ALU，定点乘除和浮点部件作为基本配置:常见配置，机器的运算功能达到传统中型机范畴。, 设置多种运算部件:大、巨型机中，设置多个运算部件，定点标量、浮点、向量运算器等。,2.寄存器组 任务：暂存控制信息和数据信息。 基本类型如下：,（1）通用寄存器组 可由CPU通过程序访问，在指令中可为这组寄存器分配各自的编号，可编程访问指定编号的寄存器。 作用：提供操作数、存放运算结果，提供地址指针、基址、变址、计数器等。 早期：D触发器；现在：中规模集成度RAM构成寄存器组，一个单

3、元作一个寄存器，有单口和双口之分。,（2）暂存器 特征：无编号，不能被CPU编程访问。 目的：用来暂存产生的中间过程数据，以避免破坏通用寄存器的内容。,（3）指令寄存器（IR） 用途：用来存放正在执行的指令，它的输出包括操作码信息、地址信息等，是产生微命令的主要逻辑依据。通常在主存的数据寄存器和指令寄存器之间建立直传通路，以提高速度。,（4）程序计数器（PC） 用途：指示指令在存储器中的存放位置。,注意：取指结束后，PC内容增加以指示下一条指令地址，增加量取决于现行指令所占存储单元数。,（5）程序状态字寄存器（PSW） 主要用途： 记录现行程序的运行状态和指示程序的工作方式。,特征位 也叫标志

4、位、条件码，用来反映当前程序的执行状态。指令执行后，CPU根据执行结果设置相应特征位，作为决定程序流向的判断依据，常见有5种。,编程设定位 PSW中某些位或字段由CPU编程设定，以决定程序的调试、对中断的响应、程序的工作方式等。,注意：IR,PC,PSW等寄存器属于控制部件，用来存放控制信息。,（6）地址寄存器（MAR） 用途：CPU访问主存时，先要找到存储单元，因此设置地址寄存器来存放被访问单元的地址。从内存中读时，先将有效地址送入MAR。,（7）数据缓冲寄存器（MBR） 用途：存放CPU与主存之间交换的数据。无论是从主存读出的数据，还是写入主存的数据，都要经过MBR。,3.微命令产生部件,

5、任务：根据控制信息产生微命令序列，对指令功能所要求的数据传送进行控制，且在数据传送到运算部件时控制完成运算处理。,按产生微命令的方式，可以分为两类： 组合逻辑控制方式 微程序控制方式,4.时序系统,时钟脉冲、时钟周期、节拍信号与有关控制条件相结合，产生所需的各种工作脉冲。,定义：周期、节拍、脉冲等信号称为时序信号，产生时序信号的部件则称为时序发生器或时序系统，由一个振荡器和一组计数分频器组成。,振荡器：一个脉冲源，输出频率稳定的主脉冲，也称为时钟脉冲，为CPU提供时钟基准。 时钟脉冲经过一系列计数分频，产生所需的节拍（时钟周期）信号或更长的工作周期（机器周期）信号。,5.CPU内部的数据通路结

6、构,（1）单组内总线、分立寄存器结构,（2）单组内总线、集成寄存器结构,（3）多组内总线结构 特点：设置多组数据总线,3.1.2 时序控制方式,在微命令的的形成逻辑中引入相关的时间标记，这就是时序信号，以便使计算机的操作能在不同的时间段中有序完成。,时序控制方式： 计算机的操作与时序信号之间的关系称为时序控制方式，按同步与非同步的关系可分为 同步控制方式 异步控制方式 混合控制方式,（1）同步控制方式,基本特点： 用统一发出的时序信号（如周期、节拍、脉冲等）对各项操作进行控制。,操作时间： 被划分为许多固定长度的时间段，一个时间段就是一个节拍（时钟周期），每个周期内完成一部操作。,安排方式：

7、按CPU内部数据通路的一次传送 按一次访存时间,注意：时钟周期作为基本时序单位，一旦确定便固定。,优点： 时序关系简单， 时序划分规整（工作周期、节拍、脉冲）、 控制不复杂、 控制部件在结构上易于集中， 设计方便。,缺点： 时间安排可能不合理， 时间利用不经济，,（2）异步控制方式,基本特点：计算机的各项操作不受统一时序信号（如周期、节拍、脉冲等）约束，根据实际需要安排不同的时间，各操作之间的衔接、部件之间的数据传送均采用应答方式。,（见后图）,操作时间：无统一的时钟周期划分和同步定时脉冲，操作所需的时间随实际情况分配，需长则长。,实现途径：应答方式，即申请响应询问回答，问答双方分别称为,主设

8、备：能申请并掌握总线控制权的设备（主动）,从设备：响应主设备要求的设备（被动），不能掌握总线控制权。,优点： 时间安排紧凑合理， 能按部件、设备的实际需要分配时间,缺点： 控制比较复杂,因此，很少在CPU内部或设备内部采用异步控制方式，常用来控制总线操作。,（3）同步控制在实际应用中的变化,应用情况：CPU或设备内部的操作中普遍采用同步控制方式，在连接CPU、主存和外设的系统总线上，有的采用同步方式，也有的采用异步方式来控制总线传送操作。,可以将两种方式的优点结合起来，如 不同指令安排不同的时钟周期数 不同指令占有不同周期数，如果时钟周期取得较短，那么时间安排就能比较紧凑，但必须保证一个时钟周

9、期内能够完成CPU内部最长的数据通路操作。,总线周期中允许插入延长周期(扩展同步方式),（a）同步方式下的总线周期,（b）插入延长周期的总线周期,同步方式中引入异步应答,在总线上采用一种“三脉冲总线请求应答”方式来实现总线权的转移，如下图：,3.1.3 控制器分类,控制器的任务：决定在什么时间、根据什么条件、发什么命令、做什么操作。,微命令的产生依据：时间（周期、节拍、脉冲）、指令代码、状态（PSW和设备状态）、外部请求（中断、DMA等）。,微命令序列的产生途径： 通过组合逻辑电路 通过执行微指令 不同的途径导出了两种分别不同的控制器类型，即组合逻辑控制器和微程序控制器。,组合逻辑控制器基本框

10、图,采用组合逻辑控制方式的控制器称为组合逻辑控制器，其结构如下图所示：,微程序控制器基本框图,采用微程序控制方式的控制器称为微程序控制器，其结构如下图所示：,一条机器指令要分成若干步执行，将每步操作所需的若干微命令以代码的方式编写在一条微指令中，若干条微指令组成一段微程序，对应一条机器指令。,3.1.4 CPU与外部的信息交换,设计CPU时：既要考虑主机内部的信息传送，也要考虑主机与外设之间的信息传送，即主机与外设的连接方式和CPU对传送的控制方式。,主机与外设的信息交换通过它们之间的数据传送通路实现，传送通路的连接模式分为： 辐射型 总线型 通道型,而CPU对信息传送的控制方式主要分为： 直

11、接程序传送方式 程序中断方式 直接存储器访问（DMA）方式,1.主机与外围设备的连接模式,（1）辐射型,（2）总线型,（3）通道型,2.信息传送的控制方式,对信息传送进行控制，从CPU程序组织的角度，需要综合解决以下问题：,对上述问题的不同处理方式，主机与外设之间的信息传送控制方式可以划分为三种：直接程序传送、程序中断和DMA方式。,（1）CPU启动外部设备后，在外设准备或具体操作期间，CPU等待还是并行执行？,（2）如果CPU并行，那么外设工作完成后如何通知CPU去执行与外设有关的I/O操作？,（3）CPU通过什么方式执行I/O操作？通过程序实现I/O传送还是通过硬件操作实现？,（1）直接程

12、序传送方式,含义：CPU在现行程序中通过直接执行I/O指令来实现数据的传送控制。 要点：CPU查询外设状态，根据外设状态决定需要完成的操作。,外设可能的状态：空闲、工作、结束,程序组织,主要优点：不增加CPU硬件，控制简单。,（2）程序中断传送方式,当CPU响应外设提出的随机请求后，暂时不执行当前的程序，转去执行另一段程序（子程序），完成与外设的数据交换，然后再返回原程序的执行，这种方式就称为程序中断传送控制方式。,明显缺点： CPU启动设备后只能查询等待，无与外设并行能力； 所有操作均需事先安排，CPU无随机请求响应能力；,这种方式适用于对CPU速度、效率要求不高的场合，允许CPU在I/O过

13、程中不做其他事情，或者诊断、调试过程等等。,程序组织,硬件设置,适用场合：外设存在复杂随机事件、实时性、中低速I/O操作。,（3）DMA传送方式,直接依靠硬件在主存与I/O设备之间传送数据的一种工作方式，传送期间不需要CPU执行程序进行干预。,发出DMA操作命令的部件：,早期，由CPU发送命令控制DMA操作； 在响应请求后，在一个周期内暂停执行程序，实现DMA传送，周期挪用（窃取）。,现代，设置专门的DMA控制器；在响应请求后，由DMA控制器控制数据传送。,DMA初始化和结束处理：,CPU在初始化阶段，向DMA控制器或接口提供初始化信息：传送方向，主存缓冲区首地址，交换量，外设寻址信息。,传送结束时，外设接口向CPU发出中断请求，CPU调用中断处理程序进行结束处理。,程序组织,硬件组织,主要考虑两个方面： CPU,在时序系统中设置专门的DMA周期，在此周期中CPU放弃总线控制权。 接口,分别设置DMA控制器和接口，分别用作公共控制部件和实现外设与总线连接。,特点：传送速度快、传送操作简单，适用于外设与主存简单大批量数据传送。,