流水线结构课件

《流水线结构课件》由会员分享，可在线阅读，更多相关《流水线结构课件（98页珍藏版）》请在金锄头文库上搜索。

1、9/2/2020,1,计算机系统结构 -流水线结构,9/2/2020,2,前言,计算机系统设计的基本任务之一就是加快指令的解释过程。 采用高速部件，努力提高指令内部的并行性，从而加快单条指令的解释过程； 采用指令间的并行性，从而并发的解释两条或两条以上的指令，以至于整段程序，达到提高计算机整体速度的目的。 本章在叙述并行性基本概念的基础上，着重介绍一次重叠、先行控制、流水线结构等基本原理、性能分析，以及设计中应考虑的一些问题。,9/2/2020,3,并行性概念：在同一时刻或同一时间间隔内完成两种或两种以上工作，只要在时间上相互重叠，均存在并行性。 分类： 同时性指两个或多个事情在同一时刻发生的

2、并行性 并发性指两个或多个事情在同一时间间隔内发生的并行性,并行性概念,9/2/2020,4,例如：以n位串行进位并行加法为例，由于存在进位信号从低位到高位逐位递进的延迟时间，因此n 位全加法器的运算结果并不是在同一时刻获得，故不存在同时性，只存在并发性。 如果有m个存储器模块能同时进行存取信息，则属于同时性。,并行性概念,9/2/2020,5,（）指令内部并行，即指令内部的微操作之间的并行； （）指令间并行，即并行执行两条或多条指令； （）任务级或过程级并行，即并行执行两个或多个过程或任务（程序段）； （）作业或程序级并行，即在多个作业或程序间的并行。,并行性等级,9/2/2020,6,时间

3、重叠（time-interleaving） 并行性概念中引入时间因素，即多个处理过程在时间上相互错开，轮流重叠使用同一套硬件的各个部件，以加快部件的周转而提高速度。指令的重叠解释是最简单的时间重叠。时间重叠原则上不要求重复的硬件设备，能保证计算机系统具有较高的性能价格比。,提高并行性的技术途径,9/2/2020,7,资源重复（resource-replication） 并行性概念中引入空间因素，根据以数量取胜原则，重复设置硬件资源以大幅度提高计算机系统的性能。过去，由于价格原因，不能普遍采用。随着硬件价格不断下降，从单处理机发展到多处理机，资源重复已经成为提高系统并行性的有效手段。,提高并行性

4、的技术途径,9/2/2020,8,资源共享（resource-sharing） 利用软件方法，使多个用户分时使用同一个计算机系统。例如多道程序、分时系统就是资源共享的产物。它是提高计算机系统资源利用率的有效措施。,提高并行性的技术途径,9/2/2020,9,一、单机系统中并行处理的发展 单处理机并行性开发的主要途径是时间重叠。 实现时间重叠的基础是部件功能专用化。 将一件工作按功能分割成若干联系的部分，每一部分有指定的专门部件来完成，然后按时间重叠的原则把各部分执行过程在时间上重叠起来，使所有部件依次分工完成一组同样工作。,并行处理的发展,9/2/2020,10,例如：在处理机内部能同时解释两

5、条指令，从而提高处理机速度，这种方式称为重叠方式。 如果把指令解释过程分解成多个子过程，分别由多个专用部件完成，这就是先行控制，可实现同时解释多条指令。 如把功能专用化深入到处理机的执行部件内部，将该部分再分成多个专用功能段，进行流水处理，从而对数据处理的并行性由字串位并发展到全并行，这就是操作流水线。,并行处理的发展,9/2/2020,11,又如，可以用一条向量指令对向量的各个元素进行流水处理。这就可以实现从指令间并行性转为指令内的并行性，这就是向量处理机。 把时间重叠原理应用于任务一级，对各任务设置专用处理机，按流水线方式工作，就构成了宏流水线，即进入了多处理机领域。这种多处理机称为非对称

6、型（asymmetrical）或异构型多处理机（heterogeneous multiprocessor system）。,并行处理的发展,9/2/2020,12,在高性能的单机系统中，随着硬件价格下降，资源重复也逐渐普遍起来。资源重复主要是为了提高系统的可靠性，即在关键部件上采用冗余技术。 同时，在系统结构中采用多操作部件和多存储体，这种资源重复的结构也是为了提高系统的速度。,并行处理的发展,9/2/2020,13,通过重复设置多个相同的处理单元，在一个控制器的指挥下，按照同一指令（即一条向量指令）要求，各处理机同时对各向量元素进行操作。这就是并行处理机。 并行处理机普遍采用阵列结构形式，故

7、称之为阵列机。,并行处理的发展,9/2/2020,14,相联存储器是一种按内容寻址的、具有信息处理功能的存储器，能按字并位串或全并行的方式对所有存储单元的内容进行操作。以相联存储器为核心，加上中央处理机、指令存储器和I/O接口，就可以构成以存储器并行操作为特征的相联处理机。它是并行处理机思想应用于相联连存储器内部。,并行处理的发展,9/2/2020,15,在任务级并行，则每个处理单元配备自己的控制器，能独立的解释、执行指令而成为一台处理机，这就是多处理机系统。 它可以称为对称型（symmetrical）或同构型多处理机系统（homogeneous multiprocessor system）。

8、它们由多个同类型、同功能的处理机构成，能同时处理同一作业中能并行执行的多个任务。,并行处理的发展,9/2/2020,16,从多道程序发展到分时系统，其实质是单机模拟多机功能。分时系统适用于多终端情况，对于远程用户，可配接远程终端。 如果在终端内配上微处理器，使其不仅有I/O功能和通信功能，还具有一定的信息存储、分析、处理能力，这就成为智能终端。,并行处理的发展,9/2/2020,17,将若干台具有独立功能的处理机（或计算机）相互连接起来，在操作系统（或分布式操作系统）的控制下，统一协调的运行，这就是分布式处理系统（distributed processing system） 。 分时系统是以“

9、集中”为特征，分布系统是以“分布”为特征。,并行处理的发展,9/2/2020,18,二、多机系统中并行处理的发展 多计算机系统（multi-computer system）多立的计算机构成的系统。 多处理机系统（multiprocessor system）多台处理机构成的系统,并行处理的发展,9/2/2020,19,在操作系统和并行性方面两者的区别： 多计算机系统：每台计算机有自己的操作系统；它们之间通过通道和/或通信线路实现通信，以完整文件或数据集合进行信息传递，以实现作业和任务级的并行。 多处理机系统：有统一的操作系统控制，由于共享存储器，各处理机之间不但能以完整的文件或数据集合进行信息传

10、递，也能以向量或单个数据进行通信。,并行处理的发展,9/2/2020,20,耦合度是反映多机系统中各机器之间物理连接的紧密程度和交互作用能力的强弱 最低耦合：仅通过中间存储介质互相通信，除此之外，各机器间并无物理连接，也无共享的联机硬件资源 。例如：磁带 松散耦合（间接耦合）：机器之间是通过通道或通信线路实现互联，共享某些外围设备。特点：通信频带较低 紧密耦合（直接耦合）：通过总线或高速开关实现互连，共享主存储器，机器间通信频率高，信息传输率和吞吐量大。,并行处理的发展,9/2/2020,21,两种典型的松散耦合形式： 多台计算机通过通道和共享的外围设备连接，各个机器实现功能专用化，机器处理结

11、果以文件和数据集合形式送到共享外设，供其他机器调用，从而获得较高的系统使用效率； 各节点计算机通过计算机网络连接，在网络操作系统管理下，合理调度软、硬件资源，以求得更大范围内资源共享。,并行处理的发展,9/2/2020,22,多机系统也沿着时间重叠、资源重复、资源共享的技术途径向前发展，但与单机系统有区别。 早期用于提高系统可靠性。 随着硬件降价，现在多处理机系统更多追求的是提高系统的处理速度。,并行处理的发展,9/2/2020,23,高传输速率的机间互连网络(ICN-Inter Connection Network)是实现高速处理的必要条件。在此基础上发展出各种紧密耦合系统。 任务调度是使任

12、务在并行处理时，能在处理机之间随机地、方便地调度，达到各处理机负载基本平衡，从而发挥系统的最大效能。 例如同构型多处理机系统，使用成百上千个同类型的微处理器构成，其运算峰值速度可达到每秒几万亿次。,并行处理的发展,9/2/2020,24,远距离多计算机之间的资源共享，要由专用通信处理机实现网络化来完成。 按其通信距离可划分为远程网（WAN），例如由ARPA网发展而来的Internet 就是典型的跨洲际世界互连网络。 局域网（LAN），距离近，通信率高，例如分布式光纤数据连接的FDDI(Fiber Dish Data Interface)、异步传输模式ATM(Asynchronous Trans

13、fer Mode )、同步光纤网络SONET(Synchronous Optical Network)等技术。,并行处理的发展,9/2/2020,25,同构型多处理机是把一道程序（作业）分解为若干相互独立的程序段或任务，分别有各个处理机并行执行。 异构型多处理机是将作业分解成串行执行的若干个任务，分别有不同功能的处理机分工完成，依靠流水作业的原理，对多个作业重叠地进行处理。 分布处理系统各处理机尽量完成本地作业，当其资源和能力不够时才与其他处理机协同。,并行处理的发展,9/2/2020,26,如何加快指令的解释过程是计算机组成设计的基本任务。除了采用高速部件外，一次重叠，先行控制和流水等控制方

14、式是常用的，意在提高指令的并行性，从而加速指令的解释过程。控制方式分类： 顺序方式、 重叠方式、 流水方式。,流水线结构原理,9/2/2020,27,一条指令的执行过程可以分为多个阶段，如： 取指 分析 执行 可以有多种处理方式，主要有四种：,重叠方式原理,9/2/2020,28,顺序执行方式执行n条指令所用的时间为 每段的时间都为t,顺序执行方式,9/2/2020,29,执行第k条指令与取第k条指令同时进行 如果执行一条指令的3个阶段时间均相等，则执行n条指令所用的时间为： T=(2n+1)t,一次重叠执行方式,9/2/2020,30,如果执行一条指令的3个阶段时间均相等，则执行n条指令的所

15、用时间为： T=(2+n)t,二次重叠执行方式,9/2/2020,31,见中文书：119页 图46,重叠方式的基本结构,9/2/2020,32,由于指令系统复杂，各种类型指令难以做到时间相等，出现了执行部件等待的情况指令分析部件和执行部件就不能连续、流畅地工作，从而机器的整体速度受到影响。 基本思想：执行第k条指令时，同时对后续的第k+1，k+2条指令进行预取和预处理。为执行新的指令做好从分前期准备。 见中文书：121页 图48、图49,先行控制原理,9/2/2020,33,见中文书： 121页 图410 现代计算机组成中，缓冲部件使用较多，他们一般设置在两个工作速度不同的部件之间，起到平滑其

16、工作的作用。缓冲技术是计算机组成设计的一个重要技术。,先行控制结构,9/2/2020,34,先行控制结构,先行指令栈的作用是后继指令预取，保证指令分析器在顺序取指时能从先行指令栈内取到。 先行指令栈是主存与指令分析器之间的一个缓冲部件，用于平滑主存和指令分析器之间的工作。当指令分析器分析某条指令用时较长时，或者主存空闲时，可多取几条指令存入先行指令栈，以作备取。,9/2/2020,35,先行控制结构,先行读数栈由一组先行地址缓冲寄存器、先行操作数缓冲寄存器和相应的控制逻辑组成。 每当地址缓冲寄存器接到有效地址后，控制逻辑主动向控存发取数请求信号，读出的数据送到先行数据缓冲寄存器内。先行读数栈以先进先出的方式工作。运算器直接从其读取数据操作，不向主存取数。所以，先行读数栈是主存和运算器间的缓冲部件。 先行读数栈内的数据对运算器内正在执行的指令而言是属于后继指令执行所需的数据，故称“先行”。,9/2/2020,36,先行控制结构,指令分析器与运算器之间的缓冲部件是先行操作栈。 有一组操作命令缓冲寄存器及相应控制逻辑组成。指令分析器预处理完一条指令，将相应操作命令送入先行操作栈，指令分析