《浙江大学嵌入式课件--嵌入式系统4讲义教材》由会员分享，可在线阅读，更多相关《浙江大学嵌入式课件--嵌入式系统4讲义教材（155页珍藏版）》请在金锄头文库上搜索。
1、嵌入式处理器结构,浙江大学计算机学院 陈天洲 2005年3月,2,一、概述,嵌入式系统的核心部件是各种类型的嵌入式处理器。 嵌入式CPU具有处理速度快、I/O功能强、功率损耗低及实时响应快等特点。 RISC(Reduced Instruction Set Computer)型处理器且有结构简单、处理速度快和处理功能强等优点,新型的嵌入式系统大多数都采用RISC型处理器作为核。 ARM公司的ARM、Hitachi公司的SH、MIPS/LSI Logic/IDT/Aldeny/Toshiba公司的MIPS和Motorola公司的M-Core等都是新型嵌入式系统常用的RISC型处理器。,3,二、AR
2、M嵌入式CPU,ARM架构处理器已在高性能、低功耗、低成本的嵌入式应用领域占据领先地位。 ARM公司是嵌入式RISC处理器的知识产权IP供应商 它为ARM架构处理器提供了ARM处理器内核(如ARM7TDMI、ARM9TDMI、ARM10TDMI等)和ARM处理器核(ARM710T/720T/740T、ARM920T/922T/940T、ARM926E/966E及ARM1020E等),5,ARM架构,ARM架构自诞生至今,已经发生了很大的演变,至今已定义5种不同的版本 V1版架构 V2版架构 V3版架构 V4版架构 V5版架构,6,V1版架构,该版架构只在原型机ARM1出现过,其基本性能： 基本
3、的数据处理指令(无乘法) 字节、半字和字的LOAD/STORE指令 转移指令,包括子程序调用及链接指令 软件中断指令 寻址空间：64M字节(226),7,V2版架构,该版架构对V1版进行了扩展,如ARM2与ARM3(V2a版)架构,增加了以下功能： 乘法和乘加指令 支持协处理器操作指令 快速中断模式 SWP/SWPB的最基本存储器与寄存器交换指令 寻址空间：64M字节,8,V3版架构,把寻址空间增至32位(4G字节), 增加了当前程序状态寄存器CPSR(Current Program Status Register)和程序状态保存寄存器SPSR(Saved Program Status Reg
4、ister)以便于异常(Exception)的处理。 增加了中止(Abort)和未定义二种处理器模式。ARM6就采用该版架构。指令集变化如下： 增加了MRS/MSR指令,以访问新增的CPSR/SPSR寄存器 增加了从异常处理返回的指令功能。,9,V4版架构,V4版架构是目前应用最广的ARM体系结构,对V3版架构进行了进一步扩充,有的还引进了16位的Thumb指令集,使ARM使用更加灵活。ARM7、ARM8、ARM9和StrongARM都采用该版架构。指令集中增加了以下功能： 符号化和非符号化半字及符号化字节的存/取指令 增加了16位Thumb指令集 完善了软件中断SWI指令的功能 处理器系统模
5、式引进特权方式时使用用户寄存器操作 把一些未使用的指令空间捕获为未定义指令,10,V5版架构,这是最近推出ARM架构,在V4版基本上增加了一些新的指令,ARM10和XScale都采用该版架构,这些新增指令有： 带有链接和交换的转移BLX指令 计数前导零CLZ指令 BRK中断指令 增加了信号处理指令(V5TE版) 为协处理器增加更多可选择的指令,11,v6版架构,2001年发布的 增加了SIMD功能扩展 适合使用电池供电的便携式设备 SIMD功能扩展 包括音频/视频处理在内的应用系统提供了优化功能 可以使音频/视频处理性能提高4倍 首先在2002年发布的ARM11处理器中使用,12,三、Stro
6、ngARM架构处理器,StrongARM是Intel公司为手持式消费类电子设备和移动计算与通信的嵌入式处理器。采用StrongARM架构的处理器有： SA-1： StrongARM处理器内核 SA-110： StrongARM处理器核 SA-1100： 通用处理器MPU SA-1110： 通用处理器MPU IXP1200： 采用StrongARM核的网络处理器,13,StrongARM架构主要特性,StrongARM处理器核 内核： SA-1、指令快存I-Cache： 16K字节、数据快存D-Cache： 8K字节、微小数据Cache： 512字节、存储器管理单元IMMU和DMMU、读和写缓冲
7、器 存储器控制模块 支持各种ROM、FLASH(闪存)、DRAM和SRAM、支持PCMCIA 系统控制模块 通用可中断GPIO：28根、看门狗定时计数器、间隔定时器、电源管理控制器、中断控制器、片上振荡器：2个（含锁相环） 外围控制模块 LCD液晶驱动控制器、串行接口UART、红外接口irDA、数字单频Codec接口 目前,大量应用的是改进型SA-1110处理器。在SA-1100处理器基础上,增加了以下功能： DMA控制器： 6通道,以提高LCD显示和I/O传送的效率 实时时钟RTC 串行外围接口SPI SA-1110处理器已取代了SA-1100处理器,与其配套的SA-1111芯片,扩展了PS
8、/2键盘与鼠标接口、USB的主机接口以及PCMCIA/CF接口。,14,四、XScale架构处理器,XScale架构处理器是新一代为无线手持式应用产品开发的嵌入式处理器, 是PCA开发式平台架构中的应用子系统与通信子系统中的嵌入式处理器 XScale微架构处理器的时钟可以达1GHz、功耗1.6W,并能达到1200MIPS。 IOP310、IOP321、PXA210 、PXA 25X、 PXA 26X、 PXA 27X,15,XScale系统结构图,16,XScale架构特点（一）,采用7/8级超级流水线 动态跳转预测、分支目标缓冲器BTB(Branch Target Baffer) 支持多媒体
9、处理技术 新增乘/加器MAC、40位累加器、兼容ARM V5TE指令、特定DSP型协处理器CP0 指令快存(I-Cache)： 32K字节 数据快存(D-Cache)： 32K字节 可以重构为28K字节片内RAM 微小数据快存(Mini-DCache)： 2K字节 指令存储器管理单元IMMU 32路变换后备缓冲器TLB(快表) 动态电源管理,17,XScale架构特点（二）,数据存储器管理单元DMMU 32路变换后备缓冲器TLB(快表) 中断控制器 总线控制器 1G字节/秒、ECC协议 调试(Debug)接口： 性能监控： 协处理器CP14、硬件断点、硬件观察点、BKPT指令、异常中断、JTA
10、G接口、迹缓冲器,18,五、ARM系列简介,32位cpu中领军芯片 2001年，市场占有率75 知识供应商 合作伙伴100多个,19,ARM特点,内核耗电少，成本低，功能强 特有16/32位双指令集 全球众多的合作伙伴 成为移动通讯，手持计算机，多媒体数字消费等嵌入式解决方案的RISC标准,20,ARM,Advanced RISC Machines 85年英国剑桥ARM原型 90年成立ARM ltd. 五个产品系列：ARM7，ARM9，ARM9E，ARM10，SecurCore 进一步产品来源于合作伙伴：intel Xscale微体系结构和StrongARM,21,ARM7系列,系列产品 AR
11、M7TDMI：T：Thumb，D：debug，M：multiplier，I：嵌入式ICE ARM7TDMIS：synthesizable可综合 ARM720T ARM7EJ最低功耗 具有： 嵌入式ICE-RT逻辑硬件上提供片上断点与调试点支持 非常低的功耗 提供0.9MIPS/MHz的三级流水线和冯.诺依曼体系,22,ARM9系列,系列产品 ARM920T与ARM922T ARM940T 具有： 5级流水线 1.1MIPS/MHz的哈佛结构,23,ARM9E系列,系列产品 ARM966E-S ARM946E-S ARM926EJ-S 提供 DSP扩充 嵌入式ICE-RT调试逻辑 1.1MIPS
12、/MHz的5级流水线和哈佛结构 紧耦合存储器（TCM）接口，可使存储器以最高处理器速度运转，可直接连到内核上,24,ARM10系列,产品系列 ARM1022E rev0 ARM1020E rev1 提供 DSP扩展 嵌入式ICE-RT 全性能MMU Cache 对于指令与数据，64位AHB接口 6级流水线 内部64位数据通道 1.25MIPS/MHz 比同等ARM9器件，同样时钟下，性能提高50,25,SecurCore SC100,专为安全设计 抗窜改（resist tampering） 逆向工程（reverse engineering） 保护机构确保操作系统与数据安全,26,StrongA
13、RM,Intel StrongARM SA-1100处理器 兼容ARMv4体系 具有intel体系结构的特点,27,XScale,Intel Xscale基于ARMv5TE体系 支持Thumb指令 支持DSP扩充,28,应用,采用ARM7内核最多 最典型为ARM7TDMI、ARM720T,29,芯片工艺,0.18m, 0.13 m, 0.25 m工艺,30,ARM特定功能的变种,T变种(Thumb指令集)： Thumb指令集 严格控制产品成本 比采用ARM指令更多的指令，不适合对时间要求苛刻的场合 M变种(长乘法指令)： 增加了两条用于进行长乘法操作的ARM指令 首先在ARM体系版本3引入，在
14、ARM体系版本4之后，M变种成为系统的标准功能； E变种(增强型DSP指令)： 包含附加指令用于增强处理器对一些典型DSP算法的处理性能 E变种首先在ARM体系版本5T中使用,31,J变种(Java加速器Jazelle)： 提供Java加速功能 D变种(片内Debug)： 支持片内Debug调试； I变种(嵌入式ICE)： 集成嵌入式ICE宏单元； SIMD变种(ARM媒体功能扩展)： 高性能的音频/视频处理技术。,32,六、ARM体系结构简介,1）、Thumb指令集的16位指令集 32ARM指令集的子集 代码密度高，性能高 状态：ARM状态，Thumb状态 每指令集都有：切换状态的指令,33
15、,2）寄存器,37个寄存器 寄存器分成可以重叠的组 R13堆栈 R14返回地址 R15=PC,34,3）ARM指令集,32位长度 字对准 可以传送8bit，16bit，32bit符号/无符号数据,35,4）Thumb指令集,16位长度 半字对准 操作寄存器中是32bit 数据访问和取指使用全32bit地址 条件分支指令是唯一一句CPSR的Thumb指令 大多数指令访问R0R7,36,5）ARM体系结构,1）ARM体系结构的版本 版本15,37,ARMv1,基本数据处理指令（不含乘法） 字节、字、半字的load，store 分支指令，包括子程序调用 软件中断指令，进行操作系统调用 26位寻址 无
16、使用，,38,ARMv2,增加乘法，乘加 协处理器支持 快速中断中2个以上分组的寄存器 称为SWP与SWPB的原子性加载与存储 26位寻址 不使用了,39,ARMv3,寻址32位 增加CPSR(Current Program Status Register) 增加SPSR(Saved Program Status Register) 增加访问CPSR与SPSR的指令 修改了过去用于异常返回的指令的功能 与26位寻址模式兼容,40,ARMv4,半字load，store 加载与进行字节和半字节带符号扩展 在T变量中，一个转换到Thumb状态的指令 使用用户模式寄存器的新的特权处理器模式 不再要求与26位寻址模式兼容,41,ARMv5,提高T变量中ARM/Thumb切换效率 让非T变量同T变量一样，使用相同的代码生成技术 增加一个计数前导零指令 增加软件断点指令 为协处理器设计者增加更多可选择指令 对乘法如何设置标志严密定义,42,2）ARM体系结构的变量,A）Thumb指令集（T变量） Thumb指令集 Thumb v1应用在ARMv4 Thumb v2应用在ARMv5,43,B）长乘
