《数字IC系统设计中的关键问题研究教学教案》由会员分享，可在线阅读，更多相关《数字IC系统设计中的关键问题研究教学教案（19页珍藏版）》请在金锄头文库上搜索。
1、数字IC系统设计中关键问题研究,主讲：杨静,向你们推荐几本好书： 1、数字IC系统设计，西电出版社，王彬等 2、Verilog HDL设计与验证，EDA先锋工作室 3、精通Verilog HDL:IC设计核心技术实例详解，电子工业出版社 4、Altera FPGA/CPLD设计（基础篇/高级篇），EDA先锋工作室 5、VLSI设计基础,讨论提要,1,3,2,5,4,6,数字系统IC设计流程概述,数字IC设计中的几个基本概念,低功耗设计,数字IC设计中的一些设计方法,状态机设计,结论,新的发展方向：SOC,ASIC Core,Memory,Embedded Processor Core,Anal
2、og Functions,Communication,Sensor Interface,数字IC系统设计流程概述,设计流程： 编写设计规格（功能指标与进度安排） 算法设计(单精度、双精度) 架构设计（parallel/pipeline） RTL级设计（功能实现） 物理级设计（电路级） 版图（layout） 流片,形象的比喻（盖房子）：IC = 房子 1、设计概念：systemC/C 2、房子图纸：硬件描述语言（VHDL/VerilogHDL） 3、建筑工人：综合器（Quartus II /Synplify Pro ） 4、质检员：仿真器、静态时序分析、形式验证工具(modelsim/STA)
3、5、砖瓦材料：Foundry提供的标准单元库,数字IC系统设计流程概述,数字IC系统设计流程概述,总结： 1、知识在于积累，勤看书，多思考，多做笔记 2、理论要联系实践，多动手。,讨论提要,1,3,2,5,4,6,数字系统IC设计流程概述,数字IC设计中的几个基本概念,低功耗设计,数字IC设计中的一些设计方法,状态机设计,结论,数字IC设计中的几个基本概念,一、建立时间（setuptime）与保持时间(holdtime) 1、建立时间：是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器。 2、保持时间：是指在触发器的时钟信号上升沿
4、到来以后，数据稳定不变的时间， 如果保持时间不够，数据同样不能被打入触发器。 3、时钟偏斜（ skew ）：由于时钟线长度及负载不同，导致时钟信号到达相邻两个时序单元的时间不同，于是产生了时钟偏斜。,1.Tsetup（建立时间）应满足的条件：,数字IC设计中的几个基本概念,2.Thold（保持时间）应满足的条件：,数字IC设计中的几个基本概念,3.如果存在Tskew时，Tsetup和Thold应满足的条件：,数字IC设计中的几个基本概念,在考虑建立保持时间时，应该考虑时钟树向后偏斜的情况，在考虑建立时间时应该考虑时钟树向前偏斜的情况 Tsetup =Tclk-Tco-Tcdlogic- Tsk
5、ew (1) Thold= Tcdlogic+Tco-Tskew (2),数字IC设计中的几个基本概念,数字IC设计中的几个基本概念,什么是亚稳态？如何克服亚稳态？ 什么竞争与冒险？如何产生，如何克服？ 如何提高系统的速度？ 同步设计与异步设计：优点与缺点，设计原则是什么？ 同步复位与异步复位：优点与缺点，设计原则是什么？ 什么是多时钟域设计，如何设计跨时钟域设计？,数字IC设计中的几个基本概念,数字IC设计中的几个基本概念,讨论提要,1,3,2,5,4,6,数字系统IC设计流程概述,数字IC设计中的几个基本概念,低功耗设计,数字IC设计中的一些设计原则,状态机设计,结论,数字IC设计中的一些设计原则与方法,设计原则与方法： 面积与速度平衡原则 硬件原则 系统原则 同步设计原则 流水线设计方法 乒乓操作设计方法 串并转换设计方法,
