《EDA综合设计.doc》由会员分享，可在线阅读，更多相关《EDA综合设计.doc（20页珍藏版）》请在金锄头文库上搜索。
1、EDA设计多功能数字钟的设计姓名: 学号:同组人：院系：自动化学院指导老师：谭雪琴 蒋萍时间: 2011-519摘要：此次EDA实验我们用软件Quartus和配套的实验平台，来设计24小时的数字钟。在软件上完成相应电路的搭建及仿真，调试后下载到实验平台上进行实际测试。我设计的数字钟具有24小时计时、校分、校时、整点报时功能。以上的功能都下载到实验平台上成功演示出来。我还设计了闹钟功能，在仿真时很成功，但后来下载到实验平台上有问题。ABSTRACT：During this experiment I learn to use a software named Quartus which is co
2、mpletely unfamiliar to me. After about four days work I design a digital clock which has the basic functions as counting,resetting hour, resetting minute, ring at each hour. I also design a block which is about setting the alarm. The block is successfully stimulated but has some unknown problems whe
3、n down loaded into the platform. I account for this in detail later.关键字：多功能数字钟，校分，校时，整点报时，闹钟KEY WORDS: DIGITAL CLOCK, RINGING, ALARM目录正文11 设计要求说明12 符号说明13 方案论证24 48MHz1Hz 模块的设计及仿真45 数字钟时、分、秒为的设计66 24选4和动态显示模块的设计及仿真87 整点报时模块的设计98 模块的设计及仿真99 闹铃模块的设计和仿真1010 试下载15实验感想15注解17参考文献17致谢17正文1. 设计要求说明利用Quartus
4、II软件设计一个数字钟，并下载到SmartSOPC实验系统中。本次EDA实验要求设计一个数字计时器，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等功能。设计基本要求如下：1) 能进行正常的时、分、秒计时功能；2) 分别由六个数码管显示时分秒的计时；3) K1是系统的使能开关（K1=0正常工作，K1=1时钟保持不变）；4) K2是系统的清零开关（K2=0正常工作，K2=1时钟的分、秒全清零）；5) K3是系统的校分开关（K3=0正常工作，K3=1时可以快速校分）；6) K4是系统的校时开关（K4=0正常工作，K4=1时可以
5、快速校时）；设计提高部分要求7) 使时钟具有整点报时功能（当时钟计到5953”时开始报时，在5953”, 5955”,5957” 时报时频率为512Hz,5959”时报时频率为1KHz, ）；8) 闹表设定功能；9) 自己添加其他功能；2. 符号说明使用符号意义使用符号意义KEY1机械开关K1KEY5设定闹铃的分时位KEY2机械开关K2KEY6设定闹铃的小时位KEY3机械开关K3KEY7定时、计时切换开关KEY4机械开关K4BEEP蜂鸣器HHD时十位BCD码DHLD时个位BCD码DHHC时十位BCD码CHLC时个位BCD码CHHB时十位BCD码BHLB时个位BCD码BHHA时十位BCD码AHL
6、A时个位BCD码AMHD分十位BCD码DMLD分个位BCD码DMHC分十位BCD码CMLC分个位BCD码CMHB分十位BCD码BMLB分个位BCD码BMHA分十位BCD码AMLA分个位BCD码ASHD秒十位BCD码DSLD秒个位BCD码DSHC秒十位BCD码CSLC秒个位BCD码CSHB秒十位BCD码BSLB秒个位BCD码BSHA秒十位BCD码ASLA秒个位BCD码A3. 方案论证3.1脉冲分频电路的方案脉冲分频电路的主要目的是把最初的48MHz的频率分为1KHz（用于驱动数码管和蜂鸣器报时用）、512Hz（用于蜂鸣器报时）、2Hz（用于快速校分和校时）和1Hz（用于作秒脉冲）。设计思路：先设
7、计个模48计数器，再设计模1000计数器。模48计数器用两片74160芯片配若干门电路。模1000计数器用三片74160芯片配以若干门电路。1MHz模48计数器模1000计数器模1000计数器48MHz1KHz1Hz512Hz1KHz2Hz图148MHz-1Hz原理方框图方框图如下3.2 模60计数器的设计方案设计思路：用两片74160芯片加上少数门电路构成模60计数器，并且把相应的保持、校分、清零功能做上去。Key2（清零）Key1（保持）1Hz秒位BCD码输出（8位数据线） 模60秒位 计数器秒位进位信号图2秒位模块功能方框图Key2（校分）Key2（清零）Key1（保持） 模60分位 计
8、数器秒位进位信号分位BCD码输出（8位数据线）分位进位信号图3分位模块功能方框图Key4（校时）Key2（清零）Key1（保持）分位进位信号 模24时位 计数器时位BCD码输出（8位数据线）图4时位模块功能方框图3.3 报时电路的设计方案使时钟具有整点报时功能：当时钟计到5953”时开始报时，在5953”, 5955”,5957” 时报时频率为512Hz, 5959”时报时频率为1KHz。表1整点报时逻辑TIMEMHCMHAMLDMLASHDSHCSHBSHASLDSLCSLBSLA5953”1111010100115955”1111010101015957”1111010101115959”
9、111101011010由上表可以看出，Fout=MHC*MHA*MLD*MLA*SHC*SHA*(SLC*SLA+SLB*SLA)*F512Hz+ SLD*SLA*F1KHz3.4 显示译码电路的设计方案显示译码电路由4个81MUX数据选择器、1个模6分频器、1个显示译码器7447组成、6个数码管。考虑到数码管个数较多，所以采用动态译码显示。 74138译码器1KHzA2A1A0A0 模6 计数器数码管片选信号24选4数据选择器显示译码器 7447数码管图5显示译码模块功能方框图3.5 闹铃模块的设计方案设计一个独立于正常计时模块外的计时模块。正常时，显示时钟的时间，闹铃模块里锁存这设定的闹
10、铃时间，比较器工作，时刻查询比较。当时钟时间和设定的时间相同时比较器给出信号，蜂鸣器响。设计类似校分校时的模块，设定闹钟时间。3.6 整个电路的模块结构图6整个电路的模块方框图4. 48MHz1Hz模块的设计及仿真4.1 MOD48计数器由两个74160计数器构成，搭成如下电路图。图7MOD48电路图图8MOD48电路图的仿真结果4.2 MOD1000由三个74160计数器构成，搭成如下电路图。图9MOD1000电路图图10MOD1000电路图的仿真结果4.3 MOD48M将上述模块接连起来，并引出其他有用的频率。搭建如下电路图。图11MOD48M电路图产生2Hz和512Hz的思想：在最后一个
11、MOD1000计数器的输出端引QB做为2Hz的信号。把1KHz的频率经过T触发器进行分频，上图中T触发器的方程式。5. 数字钟时、分、秒为的设计5.1 MOD24计数器的设计及仿真模24模块用于小时位。它要设计保持、校时、清零功能，无需设计进位信号。采用的是74160的清零功能，所以清零信号产生是小时高位出现0110。由于74160本片的进位信号是与1001同时出现的。所以用了D触发器来延时。保持功能是用74160自身的保持功能ENP输入端。图12MOD24计数器电路图图13校时与保持电路图校时功能要把来自开关的校时信号和正常的低位片产生的进位信号整合起来。当KEY4为高电平时，2Hz的校分信号可以通过，分为进位信号MRCO屏蔽；当KEY4为高电平时，2Hz的校分信号被屏蔽，分为进位信号MRCO通过。图14 MOD24计数器电路图的仿真图5.2 MOD60计数器构成秒位的设计及仿真由MOD60模块设计秒位计数器原理图及仿真图如下。其清零信号是当高位出现0110。进位信号是在59时产生的，即出现0101 1001。进位信号经个D触发器延时后，在整60送出。保持功能同前分析。图15 MOD60计数器秒位电路图图16 MOD60计数器秒位电路图的仿真5.3 MOD60计数器设计分位计数器原理图及仿真图清零、保持功能和校分模块同前分析。图1
