存储器课件

上传人:我*** 文档编号:143313409 上传时间:2020-08-28 格式:PPT 页数:75 大小:775KB
返回 下载 相关 举报
存储器课件_第1页
第1页 / 共75页
存储器课件_第2页
第2页 / 共75页
存储器课件_第3页
第3页 / 共75页
存储器课件_第4页
第4页 / 共75页
存储器课件_第5页
第5页 / 共75页
点击查看更多>>
资源描述

《存储器课件》由会员分享,可在线阅读,更多相关《存储器课件(75页珍藏版)》请在金锄头文库上搜索。

1、第五章 存储器,主要介绍存储器的基本工作原理及各类半导体存储器与CPU的连接方法和使用方法。 通过本章的学习,应对各类存储器芯片的基本工作原理和外部特性有所了解,掌握微机中存储系统的结构,并能够利用现有的存储器芯片构成所需要的内存空间。,第五章 存储器,5.1 存储器分类 5.2 随机存取存储器RAM 5.3 只读存储器ROM 5.4 CPU与存储器的连接 5.5 存储器空间的分配和使用,5.1存储器分类,存储器是计算机用来存储信息的部件,正是因为有了存储器,计算机才有信息记忆功能。存储器分为内存和外存,内存存放常用信息和数据,而外存存放不经常使用的程序和数据。,内存存取速度快,但受CPU地址

2、总线位数的限制。正是内存速度快的特点,系统软件的主要部分(系统引导程序、监控程序)都是常驻内存的,而这些内存区是由ROM器件构成的,另一部分内存区是由RAM器件构成的,整个内存由ROM和RAM两部分组成。 外存用来存放不常使用的程序和数据,也称海量存储器,必须配备专门的驱动设备才能完成访问功能,如软盘驱动器、硬盘驱动器等。,外存储器是CPU通过I/O接口电路才能访问的存储器,其特点是存储容量大、速度较低,又称海量存储器或二级存储器。外存储器用来存放当前暂时不用的程序和数据。CPU不能直接用指令对外存储器进行读/写操作,如要执行外存储器存放的程序,必须先将该程序由外存储器调入内存储器。在微机中常

3、用硬磁盘、软磁盘和磁带作为外存储器。,半导体存储器按存取方式不同,分为读写存储器RAM(Random Access Memory)和只读存储器ROM(Read Only Memory)。读写存储器指机器运行期间可读、可写的存储器。,目前微机中作为内存储器的半导体存储器,其主要特点是采用大规模集成电路技术构成单个芯片形式或者大容量的条形动态存储器(SIMM DRAM)形式,因而使用方便,价格较低。,只读存储器ROM指机器运行期间只能读出信息,而不能写入信息的存储器。RAM是随机存取存储器的意思,“随机存取”含意是指对存储器任何一个单元中信息的存取时间与其所在位置无关。它是相对于“顺序存取”而言的

4、。对顺序存取(或串行存取)的存储器(如磁带),必须按顺序访问各单元,即信息的存取时间与其所在位置有关。对内存储器而言,随机存取存储器和读写存储器是一回事,读写存储器的英文缩写应为RWM(Read Write Momery)。由于拼读困难,都称作RAM。,读写存储器按信息存储方式可分为静态RAM(Static RAM, 简称SRAM)和动态RAM(Dynamic RAM, 简称DRAM)。,6,存储器分类,按存储介质,可分为半导体存储器、磁介质存储器和光存储器 按照存储器与CPU的耦合程度,可分为内存和外存 按存储器的读写功能,分为读写存储器(RWM:Read/Write Memory)和只读存

5、储器(ROM:Read Only Memory) 按掉电后存储的信息可否永久保持,分为易失性(挥发性)存储器和非易失性(不挥发)存储器,7,存储器分类,按照数据存取的随机性,分为随机存取存储器、顺序存取存储器(如磁带存储器)和直接存取存储器(如磁盘 ) 按照半导体存储器的信息存储方法,分为静态存储器和动态存储器 按存储器的功能,分为系统存储器、显示存储器、控制存储器 一般把易失性半导体存储器统称为RAM,把非易失性半导体存储器都称为ROM,8,存储器的分类及选用,按 存 储 介 质 分 类,(按读写功能分类),(按器件原理分类),(按存储原理分类),存储器分类,一、半导体存储器的性能指标,半导

6、体存储器的性能指标很多,如可靠性、功耗、价格等,但从接口电路来看,其重要指标就是芯片的存储容量和速度。,1、存储容量:存储器中存储单元的总数。存储芯片的容量是以位(bit)为基本单位的,因此存储器的容量即指芯片所能容纳的二进制的位数。如Intel 2114,其存储容量为 4096,Intel 6264为65536。 在实际应用中,通常用存储单元数和位数来表示芯片的存储容量。如Intel 2114为1K4位;Intel 6264为8K8位。,存储器芯片容量=单元数数据线位数,存储器分类,一、半导体存储器的性能指标,超高速存储器的存取速度已小于20ns,中速存储器在100200ns之间,低速存储器

7、在300ns以上。,2、存取速度: 是指存储器接收到有效地址到存储器给出有效数据所需要的时间。时间越小速度越快。,选用存储器时,存取速度最好选与CPU时序相匹配的芯片。另外在满足存储器总容量前提下,尽可能选用集成度高,存储容量大的芯片。,3 可靠性 可靠性是指存储器对电磁场及温度等变化的抗干扰性, 半导体存储器由于采用大规模集成电路结构,可靠性高,平均无故障时间为几千小时以上。,4 其它指标 体积小、重量轻、价格便宜、使用灵活是微型计算机的主要特点及优点,所以存储器的体积大小、功耗、工作温度范围、 成本高低等也成为人们关心的指标。,上述指标,有些是互相矛盾的。这就需要在设计和选用存储器时,根据

8、实际需要,尽可能满足主要要求且兼顾其它。,存储器分类,二、半导体存储器的通常结构,在微机系统中,不论是8位机,16位机还是32位机,都是以8位二进制为一个字节,2个字节为一个字,每个存储单元都有一个地址; 一个存储单元对应了半导体器件的8个基本存储电路; 一个基本存储电路对应一个二进制位;,在制造工艺上,常把各个字节的同一位或几位制造在一个器件中;如1K1的芯片有1024个基本存储电路,使用时作为1024个字节的同一位,8个芯片组成1K 8的存储空间。又如,1K 4的芯片,有4096个基本存储电路,可作为1K字节的高4位或低4位,2个芯片组成1K字节的存储空间。(通常称为位组合),存储器分类,

9、二、半导体存储器的通常结构,例 不采用矩阵译码-线性译码)1K个存储单元地址线为10根地址线,译码后每个存储单元分配一根控制线,则需要1024根控制线。如图:,若采用矩阵译码结构,则译码后只需64根控制线。见下页图:,大容量存储器地址译码是按矩阵的形式排列,这样做可以节省译码电路;,存储器分类,二、半导体存储器的通常结构,行译码,A0,A1,A2,A3,A4,1K存储单元,1,32,.,1,32,列译码和I/O控制,R/W控制,CS,A5,A6,A7,A8,A9,存储器分类,二、半导体存储器的通常结构,半导体存储器组成框图,存储器分类,二、半导体存储器的通常结构,一个较大的存储体,由若干个存储

10、模块(或组)组成,用地址线的高几位译码产生模块选择信号,其余位作为行列选择信号;,5.2随机存取(可读可写)存储器,随机读写存储器可随时在任一地址单元读出信息或写入新信息。,根据存储器芯片内部基本单元电路的结构,RAM又可分为:静态读写存储器(SRAM)和动态读写存储器(DRAM)。,一、静态随机读写存储器 静态RAM的单元电路由6个MOS管子组成,只要不掉电数据可以一直保持。 访问速度快,访问周期达2040ns。但是管子多,功耗大,适合小容量存储器。 集成度低,但速度快,价格高,常用做Cache,5.2随机存取存储器,一、静态随机读写存储器,其存储电路以双稳态触发器为基础,状态稳定,只要不掉

11、电,信息不会丢失,但集成度低。,例:SRAM 6264 管脚如图 6264规格,表示8K*8位 从中可以判断地址线、数据线的根数,NC为没有使用的空脚,5.2随机存取存储器,连接到数据总线(D0D7或D8D15),6264,I/O0 I/O7,A0 A12,连接到地址总线的低13位,片选输入,2114(1K4) 6116(2K8) 6232(4K8) 6264(8K8) 62128(16K8) 62256(32K8),二、动态随机读写存储器DRAM,为减少MOS管数目,提高集成度和降低功耗,出现了动态RAM器件。 与上面介绍的静态RAM相似,动态RAM存储器器件内的基本存储电路也是按行和列组成

12、矩阵的,基本区别在于存储电路不同。与静态RAM中信息的存储方式不同,动态RAM是利用MOS管栅源间的极间电容来存储信息的。当电容充有电荷时,称存储的信息为 1;电容上没有电荷时,称存储的信息为 0。由于电容上存储的电荷不能长时间保存,总会泄漏, 因此必须定时地给电容补充电荷,这称为“刷新”或“再生”。,随机存取存储器,二、动态随机读写存储器DRAM,常用的动态基本存储电路有 4 管型和单管型两种,其中单管型由于集成度高而愈来愈被广泛采用。我们这里以单管基本存储电路为例说明。 其基本存储电路为单管动态存储电路,存放信息靠的是电容, 需刷新,芯片刷新周期在2ms以内。,单管动态RAM基本存储单元图

13、,动态RAM的刷新,一般刷新周期为2ms,采取一次刷新一行的方式,即每2ms刷新一行。 每次读写操作也进行了刷新,但是读写是随机的,不能保证2ms内每个单元都进行了读写操作,所以必须单独进行刷新操作。,动态RAM例子Intel 2164 64K1,芯片2164A的容量为64K1位,即片内共有64K(65536)个地址单元, 每个地址单元存放一位数据。需要16条地址线,地址线分为两部分:行地址与列地址。 采用分时技术将16位地址码分两次从8条地址引线上送入芯片内部,而在片内设置两个8位锁存器,分别称为行锁存器和列锁存器。16位地址码也分成行地址(低8位地址)和列地址(高8位地址),在两次输入后分

14、别寄存在行锁存器内和列锁存器内 即地址分行、列地址输入,分别有行、列地址选通信号识别。,2164(64K*1),A0A7为地址输入端。 DIN和DOUT 是芯片上的数据线。 RAS为行地址锁存信号。 CAS为列地址锁存信号。 WE为写允许信号。,注意,计算机中的内存由DRAM组成, 高速缓存用SRAM组成,四、高速缓冲存储器,DRAM存取时间为100200ns,为了使CPU全速运行,可采用Cache技术,将经常访问的代码和数据存入由SRAM (存取时间为1040ns)组成的高速缓存中,把不常用的数据保存在DRAM组成的大容量存储器中,这样使存储器系统的价格降低,同时又保证CPU接近零等待。,四

15、、高速缓冲存储器,当CPU读取主存中的一个字时,便发出此字的内存地址给cache和主存。此时cache的控制逻辑依据地址判断此字当前是否在cache中;若是,则此字立即传送到CPU中;否则,则用主存读周期把此字从主存中读出送到CPU,同时将含有这个字的整个数据块从主存读出送到cache中。 Cache的数据与对应内存中的数据出现不同称为不一致,为了解决不一致,可以采用两种办法: (1)写直达法(write-through)。 (2)回写法(write-back)。,随机存取存储器,三、存储器的工作时序,为了正确实现存储器操作,在设计存储体主要考虑的问题:,a)、根据参数选择合适的存储体; b)

16、、保证CPU提供正确的读写时序; c)、设计控制电路时,注意CPU时序与存储器时序要求的配合。,存储器对读周期的时序要求如下页:,随机存取存储器,时序要求: 在B点之前片选必须有效否则数据无法输出到系统DB上; 数据有效后(C),只要AB和输出允许信号没有撤销,则数据一直保持有效。 写操作见P215216,5.3只读存储器,只读存储器(ROM)在使用过程中,只能读出存储的信息,而不能用通常的方法写入信息。,ROM分为以下几种:,因ROM具有掉电后信息不会丢失的特点,故一般用于存放一些固定的程序,如监控程序、BIOS程序等。, 掩膜ROM:按用户要求掩膜制成,只能读,无法再改写,适合存储成熟的程序,大量生产时,成本低。, 可编程ROM(PROM):为空白存储器,用户一次性写入,写入后不能更改,适合批量生产 。, 可擦除的PROM(EPROM):用户按规定方法可多次改写内容,改写时先用紫外线擦除,适合于研发。,5.3只读存储器, 电可擦除的PR

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 办公文档 > PPT模板库 > PPT素材/模板

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号