《SPI协议理解时钟相位和极性》由会员分享，可在线阅读，更多相关《SPI协议理解时钟相位和极性（4页珍藏版）》请在金锄头文库上搜索。
1、SPI 总线简介同步外设接口(SPI)是由摩托罗拉公司开发的全双工同步串行总线，该总线大量用在与 EEPROM、ADC 、FRAM 和显示驱动器之类的慢速外设器件通信。SPI（Serial Peripheral InteRFace）是一种串行同步通讯协议，由一个主设备和一个或多个从设备组成，主设备启动一个与从设备的同步通讯，从而完成数据的交换。SPI 接口由 SDI（串行数据输入），SDO（串行数据输出），SCK（串行移位时钟），CS（从使能信号）四种信号构成，CS 决定了唯一的与主设备通信的从设备，如没有 CS 信号，则只能存在一个从设备，主设备通过产生移位时钟来发起通讯。通讯时，数据由 S
2、DO 输出，SDI 输入，数据在时钟的上升或下降沿由 SDO 输出，在紧接着的下降或上升沿由 SDI 读入，这样经过 8/16 次时钟的改变，完成 8/16 位数据的传输。SPI 通信该总线通信基于主-从配置。它有以下 4 个信号：MOSI:主出/从入MISO:主入/从出SCK:串行时钟SS:从属选择芯片上“从属选择”(slave-select)的引脚数决定了可连到总线上的器件数量。在 SPI 传输中，数据是同步进行发送和接收的。数据传输的时钟基于来自主处理器的时钟脉冲，摩托罗拉没有定义任何通用 SPI 的时钟规范。然而，最常用的时钟设置基于时钟极性(CPOL)和时钟相位(CPHA)两个参数，
3、CPOL 定义 SPI 串行时钟的活动状态，而 CPHA 定义相对于 SO-数据位的时钟相位。CPOL 和 CPHA 的设置决定了数据取样的时钟沿。数据方向和通信速度SPI 传输串行数据时首先传输最高位。波特率可以高达 5Mbps，具体速度大小取决于 SPI 硬件。例如，Xicor 公司的 SPI串行器件传输速度能达到 5MHz。SPI 总线接口及时序SPI 总线包括 1 根串行同步时钟信号线以及 2 根数据线。SPI 模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性（CPOL）对传输协议没有重大的影响。如果 CPOL=0，串行同步时钟的空闲状态
4、为低电平；如果 CPOL=1，串行同步时钟的空闲状态为高电平。时钟相位（CPHA）能够配置用于选择两种不同的传输协议之一进行数据传输。如果 CPHA=0，在串行同步时钟的第一个跳变沿（上升或下降）数据被采样；如果 CPHA=1，在串行同步时钟的第二个跳变沿（上升或下降）数据被采样。SPI 主模块和与之通信的外设音时钟相位和极性应该一致。SPI 接口时序如图 3、图 4 所示。SPI 是一个环形总线结构，由 ss（cs）、sck、sdi、sdo 构成，其时序其实很简单，主要是在 sck 的控制下，两个双向移位寄存器进行数据交换。假设下面的 8 位寄存器装的是待发送的数据 10101010，上升沿
5、发送、下降沿接收、高位先发送。那么第一个上升沿来的时候数据将会是 sdo=1；寄存器=0101010x。下降沿到来的时候，sdi 上的电平将所存到寄存器中去，那么这时寄存器=0101010sdi ，这样在 8 个时钟脉冲以后，两个寄存器的内容互相交换一次。这样就完成里一个 spi 时序。例子：假设主机和从机初始化就绪：并且主机的 sbuff=0xaa，从机的 sbuff=0x55，下面将分步对 spi 的 8 个时钟周期的数据情况演示一遍:假设上升沿发送数据脉冲 主机 sbuff 从机 sbuff sdi sdo0 10101010 01010101 0 01 上 0101010x 10101
6、01x 0 11 下 01010100 10101011 0 12 上 1010100x 0101011x 1 02 下 10101001 01010110 1 03 上 0101001x 1010110x 0 13 下 01010010 10101101 0 14 上 1010010x 0101101x 1 04 下 10100101 01011010 1 05 上 0100101x 1011010x 0 15 下 01001010 10110101 0 16 上 1001010x 0110101x 1 06 下 10010101 01101010 1 07 上 0010101x 11010
7、10x 0 17 下 00101010 11010101 0 18 上 0101010x 1010101x 1 08 下 01010101 10101010 1 0这样就完成了两个寄存器 8 位的交换，上面的上表示上升沿、下表示下降沿，sdi、sdo 相对于主机而言的。其中 ss 引脚作为主机的时候，从机可以把它拉底被动选为从机，作为从机的是时候，可以作为片选脚用。根据以上分析，一个完整的传送周期是 16 位，即两个字节，因为，首先主机要发送命令过去，然后从机根据主机的名准备数据，主机在下一个 8 位时钟周期才把数据读回来 SPI 总线是 Motorola 公司推出的三线同步接口，同步串行 3
8、 线方式进行通信 :一条时钟线 SCK，一条数据输入线 MOSI，一条数据输出线 MISO;用于 CPU 与各种外围器件进行全双工、同步串行通讯。SPI 主要特点有:可以同时发出和接收串行数据;可以当作主机或从机工作;提供频率可编程时钟;发送结束中断标志;写冲突保护;总线竞争保护等。图 3 示出 SPI 总线工作的四种方式，其中使用的最为广泛的是 SPI0 和 SPI3 方式( 实线表示):图 2 SPI 总线四种工作方式SPI 模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性（CPOL）对传输协议没有重大的影响。如果 CPOL=0，串行同步时钟
9、的空闲状态为低电平；如果 CPOL=1，串行同步时钟的空闲状态为高电平。时钟相位（CPHA）能够配置用于选择两种不同的传输协议之一进行数据传输。如果 CPHA=0，在串行同步时钟的第一个跳变沿（上升或下降）数据被采样；如果 CPHA=1，在串行同步时钟的第二个跳变沿（上升或下降）数据被采样。SPI 主模块和与之通信的外设音时钟相位和极性应该一致。SPI 接口时序如图 3、图 4 所示。SPI 功能模块的设计根据功能定义及 SPI 的工作原理，将整个 IP Core 分为 8 个子模块：uC 接口模块、时钟分频模块、发送数据 FIFO 模块、接收数据 FIFO 模块、状态机模块、发送数据逻辑模块
10、、接收数据逻辑模块以及中断形式模块。深入分析 SPI 的四种传输协议可以发现，根据一种协议，只要对串行同步时钟进行转换，就能得到其余的三种协议。为了简化设计规定，如果要连续传输多个数据，在两个数据传输之间插入一个串行时钟的空闲等待，这样状态机只需两种状态（空闲和工作）就能正确工作. 通常对 SPI 的理解错在采样的概念上。比如，下降沿采样，当主机接收时，我觉得应该是先有下降沿，再有采样。其实，正确的理解是：采样是对主机从机都一致的概念，采样之前必须把数据准备好。当主机接收数据时，主机也是下降沿采样，但是在下降沿发生之前，必须准备好数据，换句话说，从机在上升沿发生后，就要把数据放出来，为下降沿采样做好准备。我觉得这里还有一个很关键的问题就是:放数据，有效，采样，这几个说法实际上是指不同的内容信息的，放数据指对发数据线而言，而采样则是对收数据线而言，至于有效，则个人认为还是对发数据线而言，同时还不可或略的一个问题就是主发连从收，主收连从发，这样的理解才是完备的。
