《北京大学verilog讲义课件》由会员分享，可在线阅读，更多相关《北京大学verilog讲义课件（88页珍藏版）》请在金锄头文库上搜索。
1、数字集成电路设计入门-从HDL到版图于敦山北大微电子学系课程内容(一)。介绍VerilogHDL,内容包括:-Verilog应用-Verilog语言的构成元素-结构级描述及仿真-行为级描述及仿真-延时的特点及说明-介绍Verilogtestbench*激励和掉制和描述。结果的产生及验证一任务邮k及闲数柏ncon=用户定义的基本单元(primitive)-可绊合的Verilog描述风格课程内容(二)。介绍CadenceVerilog仿真器,内容包括:-设计的编译及仿真-源库(sourcelibraries)的使用-用Verilog-XL命令行界面进行调试-用NCVerilogTel界面进行调试=
2、图形用户界面(GUD调试-延时的计算及反标注(annotation)-性能仿真描述-如何使用NCVerilog仿真器进行编译及仿真-如何将设计环境传送给NCVerilog-周期(cycle)仿真课程内容(三)*逻辑综合的介绍一简分一设计对象一静态时序分析(STA)一designanalyzer环境-可综合的HDL编码风格、可综合的VerilogHDL-VerilogHDL中的一些官门一Designware库一综合划分。实验(1)课程内容(四)。设计约束(Constraint)一设置设计环境一设置设计约束。设计优化一设计编译一FSM的优化。产生并分析报告。实验(2)课程内容(五)。自动布局布线工
3、具(SiliconEnsemble)简介课程安排。共54学时(18)。讲课,27学时-Verilog(5)-Synthesis(3)-Place&Route(1)。实验,24学时-Verilog(5)-Synthesis(2)-Place&Route“(0)。考试,3学时B$考书目*CadenceVerilogLanguageandSimulation*Verilog-XLSimulationwithSynthesis。EnvisiaAmbitSynthesis*硬件描述语言Verilog清华大学出版社,Thomas&Moorby,刘明业等详,2001.8第二章Verilog应用.学习内容-使
4、用HDL设计的先进性-Verilog的主要用途-Verilog的历史-如何从抽象级(levelsofabstraction)理解*电路设计“Verilog探述才更玉吾定义(ermSanddefiniiOnS)“硬件提述语言HDL:提述电路便件及时序的一种编程语言。仿真器,读入HDL并进行解释及执行的一种软件抽象级,描述风格的详细程度,如行为级和门级ASIC专用集成电路(ApplicationSpeeificIntegratedCireuinASICVender:芯片制造商,开发些提供单元库自下而上的、流程神先构盐岷拐中儿然后由底层单元构5芸:英“途自顶门下的设计流程种设计方法先用高抽象级构造系统,*RTL级=寄存器传榆级醴嶂阊Tra胍伯LeveD,用于设计的可综合的一种抽象级“TelToolcommandLanguage,向交互程序输入命令的描述语言
