《计算机组成原理与汇编语言程序设计第6章培训资料》由会员分享，可在线阅读，更多相关《计算机组成原理与汇编语言程序设计第6章培训资料（61页珍藏版）》请在金锄头文库上搜索。
1、2020/8/22,1,2020/8/22,2,第3篇 存储系统与 输入/输出系统,硬件组成角度：,了解存储器及各种I/O设备的组成原理，以及连接整机的方法。,控制I/O传送的角度：,3种控制方式，以及控制方式对接口和I/O程序的影响。,软件组成角度：,3个层次：用户程序对I/O设备的调用，OS中的驱动程序，I/O设备控制器中的控制程序。,2020/8/22,3,第6章 存储系统,本章主要内容：,存储器的分类、技术指标,各类存储原理,主存储器的组织,高速缓冲存储器,外部存储器,物理存储系统的组织,虚拟存储系统的组织,2020/8/22,5,2.按存取方式分类,随机存取：,可按地址对任一存储单元
2、进行读写，,（1）随机存取存储器（RAM）,访问时间与单元地址无关。,（2）只读存储器（ROM）,随机存取存储器的特例，只能读不能写。,（3）顺序存取存储器（SAM）,访问时，读/写部件按顺序查找目标地址，访问时间与数据位置有关。,（4）直接存取存储器（DAM）,访问时,读/写部件先直接指向一个小区域，再在该区域内顺序查找。访问时间与数据位置有关。,2020/8/22,6,3.按存储介质分类,（1）磁芯存储器,利用不同的剩磁状态存储信息，,容量小、速度慢、体积大、可靠性低。,已淘汰,（2）半导体存储器,MOS型,双极型,集成度高、功耗低，作主存,集成度低、功耗大，速度快，作Cache,容量大，
3、,长期保存信息，,利用磁层上不同方向的磁化区域表示信息。,非破坏性读出，,作外存。,（3）磁表面存储器,速度慢。,2020/8/22,7,（4）光盘存储器,速度慢。,激光控制，利用光斑的有无表示信息。,容量很大，,非破坏性读出，,长期保存信息，,作外存。,4.按信息的可保存性分类,断电后信息消失,易失性（挥发性）存储器,断电后信息仍然保存,永久性存储器,6.1.2 主存的主要技术指标,1.存储容量,主存所能容纳的二进制信息总量。,2020/8/22,8,2.存取速度,存取时间,存取周期,访问时间、读写时间,读写周期,3.可靠性,规定时间内存储器无故障读写的概率。,用平均无故障时间来衡量。,4.
4、存取宽度,一次可以存取的数据位数或字节数。,常用容量单位：Byte、KB、MB、GB、TB,2020/8/22,9,第2节 存储原理,6.2.1 半导体存储器的存储原理,MOS型,电路结构,PMOS,NMOS,CMOS,工作方式,静态MOS,动态MOS,存储信息原理,静态存储器SRAM,动态存储器DRAM,依靠双稳态电路内部交叉反馈的机制存储信息。,功耗较小,容量大,速度较快,作主存。,功耗较大,速度快,作Cache。,制造工艺,双极型,依靠电容存储电荷的原理存储信息。,2020/8/22,10,1.半导体静态存储器的存储原理,（1）组成,T1、T3：MOS反相器,Vcc,触发器,T2、T4：
5、MOS反相器,T5、T6：控制门管,Z,Z：字线，选择存储单元,W,（2）定义,存 “0”：T1导通，T2截止；,存 “1”：T1截止，T2导通。,A,B,2020/8/22,11,（3）工作,T5、T6导通，选中该单元。,Z：加高电平，,（4）保持,Vcc,W,Z加低电平，,T5、T6截止，位线与双稳态电路分离，保持原有状态不变。,静态单元是非破坏性读出，读后不需重写。,2020/8/22,12,2.半导体动态存储器的存储原理,（1）四管单元,（a）组成,T1、T2：记忆管,C1、C2：柵极电容,T3、T4：控制门管,Z：字线,（b）定义,“0”：T1导通，T2截止,“1”：T1截止，T2导
6、通,（C1有电荷，C2无电荷）；,（C1无电荷，C2有电荷）。,（c）工作,Z加高电平，,T3、T4导通，选中该单元。,2020/8/22,13,（d）保持,Z加低电平， T3、T4截止，,该单元未选中，保持原状态。,需定期向电容补充电荷(动态刷新)，所以称动态。,四管单元是非破坏性读出，读出过程即实现刷新。,2020/8/22,14,（2）单管单元,组成,C：记忆单元,T：控制门管,Z：字线,W：位线,定义,保持,写入：Z加高电平，T导通，,在W上加高/低电平，写1/0。,读出：W先预充电，,断开充电回路；,Z：加低电平，,T截止，该单元未选中，保持原状态。,单管单元是破坏性读出，读出后需重
7、写。,“0”：C无电荷，电平V0（低）,“1”：C有电荷，电平V1（高）,工作,Z加高电平，T导通；,根据W线电位的变化，读1/0。,2020/8/22,15,6.2.2 磁表面存储器的存储原理,1.记录介质与磁头,介质：,磁层（矩磁薄膜），依附在基体上,磁头：,读写部件,2.读写原理,（1）写入,磁头线圈中加入磁化电流（写电流），并使磁层移动，在磁层上形成连续的小段磁化区域（位单元）。,（2）读出,磁头线圈中不加电流，磁层移动。当位单元的转变区经过磁头下方时，在线圈两端产生感应电势。,2020/8/22,16,3.磁记录编码方式,写电流波形的组成方式。,提高可靠性,提高记录密度,减少转变区数
8、目,具有自同步能力,（1）归零制（RZ）,每一位有两个转变区，记录密度低。,（2）不归零制（NRZ）,0 0 1 1 0 1,I,0,t,转变区少，无自同步能力。,2020/8/22,17,（3）不归零-1制（NRZ1）,写1时电流极性变，写0时电流极性不变。,0 0 1 1 0 1,转变区少，无自同步能力。,用于早期低速磁带机。,（4）调相制（PM）,0 0 1 1 0 1,转变区多，有自同步能力。,0 0 1 1 0 1,转变区多，有自同步能力。,用于早期磁盘。,用于快速启停磁带机。,（5）调频制（FM）,也叫相位编码制PE,每个单元都有极性转变,2020/8/22,18,写1时位单元中间
9、电流变，相邻的0交界处电流变。,转变区少，有自同步能力。,用于磁盘。,（6）改进型调频制（MFM）,0 0 1 1 0 1,可压缩位单元长度：,0 0 1 1 0 1,（7）群码制（GCR）,记录码中连续的0不超过2个；,按NRZ1方式写入。,转变区少，有自同步能力。,用于数据流磁带机。,2020/8/22,19,6.2.3 光存储器的存储原理,1.形变型光盘,（1）定义,有孔为1，无孔为0,（2）写入,写1，高功率激光照射介质，形成凹坑；,写0，不发射激光束，介质不变。,（3）读出,低功率激光扫描光道，根据反射光强弱判断是1或0。,形变不可逆，不可改写,2.相变型光盘,写入,写1，高功率激光
10、照射介质，晶粒直径变大；,写0，不发射激光束，晶粒不变。,读出,低功率激光扫描光道，根据反射率的差别判断是1或0。,相变可逆，可改写,2020/8/22,20,3.磁光型光盘,可改写,写入前：外加磁场，使介质呈某种磁化方向,读出,热磁效应写，磁光效应读,写1，激光照射并外加磁场改变磁化方向；,写0，未被照射区域，磁化方向不变。,低功率激光扫描光道，根据反射光的偏转角度判断是1或0。,第3节 主存储器的组织,6.3.1 主存储器的逻辑设计,需解决：,芯片的选用、,地址分配与片选逻辑、,信号线的连接。,写入,2020/8/22,21,例：某半导体存储器，总容量4KB。其中固化区2KB，选用EPRO
11、M芯片2716（2Kx8/片）；工作区2KB，选用SRAM芯片2114（1Kx4/片）。地址总线A15A0（低），双向数据总线D7D0。,给出地址分配和片选逻辑，并画出逻辑框图。,（1）计算芯片数,ROM区： 2Kx8 1片2716,RAM区：,位扩展,2片1Kx4,1Kx8,2组1Kx8,2KB,4片2114,字扩展,（2）地址分配与片选逻辑,存储器 寻址逻辑,芯片内的寻址,芯片外的地址分配与片选逻辑,1.存储器逻辑设计,2020/8/22,22,大容量芯片在地址低端,小容量芯片在地址高端。,存储空间分配：,A15A14A13A12A11A10A9A0,0 0 00,1 0 11,1 0 0
12、0,4KB需12位地址寻址：,ROM,A11A0,64KB,2KB,1Kx4,RAM,1Kx4,1Kx4,1Kx4,1 1 11,1 1 00,0 1 11,低位地址分配给芯片，高位地址形成片选逻辑。,芯片 芯片地址 片选信号 片选逻辑,2K,1K,1K,A10A0,A9A0,A9A0,CS0,CS1,CS2,A11,A11A10,A11A10,2020/8/22,23,（3）连接方式,扩展位数,4,A10A0,D7D4,D3D0,4,4,扩展单元数,连接控制线,4,形成片选逻辑电路,2020/8/22,24,2.动态存储器的刷新,单管存储单元：定期向电容补充电荷,最大刷新周期：,2ms,刷新
13、方法：,各芯片同时，片内按行,刷新一行所用时间,刷新周期：,对主存的访问,由CPU提供行、列地址，随机访问。,读/写/保持：,动态刷新：,由刷新地址计数器提供行地址，定时刷新。,2ms内集中安排所有刷新周期,死区,用在实时要求不高的场合,（1）集中刷新,2ms,50ns,2020/8/22,25,（2）分散刷新,各刷新周期分散安排在存取周期中。,100ns,用在低速系统中,2ms,例.,各刷新周期分散安排在2ms内。,用在大多数计算机中,128行,15.6 微秒,每隔15.6微秒提一次刷新请求，刷新一行；2毫秒内刷新完所有行。,15.6微秒,15.6 微秒,15.6 微秒,刷新请求,（DMA请
14、求）,（3）异步刷新,刷新请求,（DMA请求）,2020/8/22,26,6.3.2 主存储器与CPU的连接,（2）较大系统模式,（1）最小系统模式,1.系统模式,（3）专用存储总线模式,2.速度匹配与时序控制,总线周期,时钟周期,异步控制,同步控制,扩展同步控制,CPU与主存间建立专用高速存储总线,CPU内部操作,访存操作,2020/8/22,27,3.数据通路匹配,解决主存与数据总线之间的宽度匹配,8086存储器匹配方式如下：,4.主存的控制信号,读写命令、存储器选择命令等,2020/8/22,28,6.3.3 Pentium CPU与存储器组织,1.主存连接与读写组织,通过系统控制器连接
15、CPU与主存储器,2020/8/22,29,2.读写时序,（1）非流水线周期,基本存储周期包括2个时钟周期,非流水线的读周期时序,2020/8/22,30,（2）插入等待状态周期,在T2之后插入等待状态，直到 有效,插入4个等待状态的读周期时序,2020/8/22,31,（3）猝发周期,在一个猝发周期的5个时钟周期内，可以传送4个64位的数据。,2020/8/22,32,6.3.4 高级DRAM,1.增强型DRAM,改进CMOS制造工艺，集成小容量SRAM Cache,2.带Cache的DRAM,集成SRAM存储矩阵,3.同步DRAM(SDRAM),两个交互工作的存储阵列与CPU同步工作,4.
16、DDR SDRAM,更先进的同步电路，DLL技术,5.Rambus DRAM,主要解决存储器带宽问题,6.RamLink,主要对处理器与存储器的接口进行改革,2020/8/22,33,第4节 高速缓冲存储器Cache,6.4.1 Cache的工作原理,原理：,基于程序和数据访问的局部性,目的：,减少访存次数，加快运行速度,方法：,在CPU和主存之间设置小容量的高速存储器。,Cache与CPU及主存的关系,2020/8/22,34,6.4.2 Cache的组织,1.地址映像,（1）直接映像,主存的页只能复制到某一固定的Cache页。,容易实现，但缺乏灵活性,Cache与主存空间划分成相同大小的页（块）,2020
