《第五章 时序逻辑电路教学案例》由会员分享，可在线阅读，更多相关《第五章 时序逻辑电路教学案例（48页珍藏版）》请在金锄头文库上搜索。
1、第五章 时序逻辑电路,5.1 概述,5.2 寄存器,5.4 计数器的设计,5.5 计数器的应用举例,5.3 计数器的分析,时序电路必然具有记忆功能，因而组成时序电路的基本单元是触发器。,在数字电路中，凡是任一时刻的稳定输出不仅取决于该时刻的输入，而且还和电路原来的状态有关者，叫做时序逻辑电路，简称时序电路。,5.1 概述,触发器多为 采用边沿触发方式的JK触发器和D触发器。分析基础是其特征方程。,5.2 寄存器,5.2.1 数据寄存器,寄存器是计算机的主要部件之一，用来暂时存放数据或指令。,四位数据寄存器,0,0,0,0,1,0,1,1,1,0,1,1,1,0,1,1,根据移位数据的输入输出方
2、式 , 可分为 串入串出、串入并出、并入串出、三种电路结构：,串出,1、 四位串入 - 串出的左移寄存器,设初始状态： Q3 Q2 Q1 Q0 1 0 1 1,波 形 图 表 示,通过CP脉冲可以将存储在寄存器中的数据串行输出,设初态为0000，串行输入数据为X3X2X1X0 =1001,X3X2X1X0 = 1 0 0 1,2、 四位串入-串出的循环左移寄存器,设初始状态： Q3 Q2 Q1 Q0 1 0 1 1,CP,0,串行输出,3、四位串入 - 串出的右移寄存器：,设初始状态： Q3 Q2 Q1 Q0 1 0 1 1,0,4、四位串入 - 串出的循环右移寄存器：,设初始状态： Q3 Q
3、2 Q1 Q0 1 0 1 1,右移串行输入,左移串行输入,并行输入,5、集成移位寄存器芯片74LS194,5.2.3 寄存器应用举例,例：数据传送方式变换电路,1.实现方法:,(1). 因为有7位并行输入，故需使用两片74LS194；,(2). 用最高位QD2作为它的串行输出端。,2.具体电路:,3.工作效果:,提醒：在电路中，“右移输入”端接 5V。,5.3 计数器的分析,5.3.1 计数器的功能和分类,1. 功能,记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。,2. 分类,同步计数器和异步计数器。,加法计数器、减法计数器、可逆计数器。,可以用计数器的计数容量(或称模
4、数)来区分各种不同的计数器，如二进制计数器、十进制计数器等。,5.3.2 异步计数器的分析,CP,计数脉冲,在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故被称为“ 异步计数器 ”。,例1. 三位二进制异步加法计数器。,1010101010,0,1,0,1,1,1,1,0,0,0,0,1,0,CP,0101010101,1001100110,从技术脉冲CP端开始，对各触发器状态单独分析。,由于各触发器触发脉冲不同，所以必须找出各触发器的触发脉冲，以确定各触发器的翻转时刻。,1,0,1,设初始状态为
5、000,0,0,1,0,波形图,Q0,可用于分频,例2. 用JK触发器构成四位二进制异步加法计数器。,例3. 用JK触发器构成四位二进制异步减法计数器。,5.3.3 同步计数器的分析,在同步计数器中，各个触发器都受同一时钟脉冲（输入计数脉冲）的控制，因此，各触发器将同时发生状态翻转，故被称为 “ 同步计数器 ”。,例2. 三位二进制同步加法计数器,三位二进制同步加法计数器,分析步骤:,1. 先列写控制端的激励方程：,J2 = K2 = Q1n Q0n,J1 = K1 = Q0n,J0 = K0 = 1,Q0： 来一个CP，它就翻转一次；,Q2：只有当Q1Q011时，它才能翻转一次。,Q1：当Q
6、01时，它可翻转一次；,2. 再列写状态转换表，分析其状态转换过程,2 0 0 1 0 0 1 1 1 1 0 1 0,1 0 0 0 0 0 0 0 1 1 0 0 1,3 0 1 0 0 0 0 0 1 1 0 1 1,4 0 1 1 1 1 1 1 1 1 1 0 0,5 1 0 0 0 0 0 0 1 1 1 0 1,6 1 0 1 0 0 1 1 1 1 1 1 0,7 1 1 0 0 0 0 0 1 1 1 1 1,8 1 1 1 1 1 1 1 1 1 0 0 0,CP Q2 Q1 Q0 J2 K2 J1 K1 J01 K01 Q2 Q1 Q0,Q1Q0,Q1Q0,Q0,Q0,原
7、状态n 控 制 端 次态n+1,J2 = K2 = Q1n Q0n,J1 = K1 = Q0n,J0 = K0 = 1,或者,1 0 0 1,2 0 1 0,3 0 1 1,4 1 0 0,5 1 0 1,6 1 1 0,7 1 1 1,8 0 0 0,3. 还可以用波形图显示状态转换表,J2 = K2 = Q1n Q0n,J1 = K1 = Q0n,J0 = K0 = 1,初 态 为 0 0 0,5.3.5 十进制加法计数器的分析,CP Q4 Q3 Q2 Q1,CP Q4 Q3 Q2 Q1,0 0 0 0 0,1 0 0 0 1,2 0 0 1 0,3 0 0 1 1,4 0 1 0 0,5
8、 0 1 0 1,6 0 1 1 0,7 0 1 1 1,8 1 0 0 0,9 1 0 0 1,10 0 0 0 0,11 0 0 0 1,5.3.5 任意进制计数器的分析,0 0 0 0,1 0 0 1,2 0 1 0,3 0 1 1,4 1 0 0,5 0 0 0,结论： 该电路为 异步 五进制 加法 计数器,另有三种状态111、110、101不在计数循环内，如果这些状态经若干脉冲后能进入计数循环，称为能够自行启动。,检验其能否自动启动 ？,能够 自行 启动,状态转换图,5.4 计数器的设计,计数器的设计方法很多，大抵可分为两类：一是根据要求用触发器( Flop-Flip)构成，二是就是
9、利用具有特定功能的中规模集成组件适当连接而成。,5.4.1 利用触发器设计某计数电路,设计步骤如下：,(1). 根据任务要求，确定计数器的模数（状态数目）和所需的触发器个数。,该任务所需计数器的模数为 6 ，触发器的个数为 3 。,(2). 确定触发器的类型。,最常用的触发器有 D触发器和JK触发器，本任务中选用 JK触发器。,以QCQBQA 为序排列：,(3). 列写状态转换表或转换图。,用三个触发器的输出端QA、QB、QC分别控制电动机的三个绕组A、B、C，并以 “1”表示通电，“0”表示不通电。,(4). 根据所选触发器的激励表，确定各个触发器在状态转换时对控制端的电平要求。,J K Q
10、 n Q n+1,0 0 0 0,0 0 1 1,0 1 0 0,0 1 1 0,1 0 0 1,1 0 1 1,1 1 0 1,1 1 1 0,0 0 0 X,0 1 1 X,1 0 X 1,1 1 X 0,“X”即可“0”可“1”,步进电动机绕组通电激励表,(5). 写出各个控制端的激励方程,(6). 画出计数器的逻辑电路图。,(7). 检验该计数电路能否自动启动。,本计数电路有三个触发器，共有八个状态，但只用去六个，尚有两个未用，因此需要检验一下，未用状态能否自行进入计数循环。,不能自己启动,0 0 0 0,用置位复位（反馈归0法）设计任意进制计数器,Q4Q3Q2Q1=1010 时复位,1、D、JK触发器的逻辑功能、特征方程、 触发时刻的判断。,3、计数器的分析。（激励方程、特征方程、 状态转换方程、状态转换真值表、时序图） M进制 同步/异步 加/减 计数器,2、移位寄存器的分析。（激励方程、特征方程 状态转换方程、状态转换真值表、时序图） M位 左/右（循环）移位寄存器,时序逻辑电路的要求,
