第二三章集成电路中的元器件D培训资料

上传人:yuzo****123 文档编号:142644876 上传时间:2020-08-22 格式:PPT 页数:56 大小:878.50KB
返回 下载 相关 举报
第二三章集成电路中的元器件D培训资料_第1页
第1页 / 共56页
第二三章集成电路中的元器件D培训资料_第2页
第2页 / 共56页
第二三章集成电路中的元器件D培训资料_第3页
第3页 / 共56页
第二三章集成电路中的元器件D培训资料_第4页
第4页 / 共56页
第二三章集成电路中的元器件D培训资料_第5页
第5页 / 共56页
点击查看更多>>
资源描述

《第二三章集成电路中的元器件D培训资料》由会员分享,可在线阅读,更多相关《第二三章集成电路中的元器件D培训资料(56页珍藏版)》请在金锄头文库上搜索。

1、模拟集成电子学,模拟集成电子学,第二章,集成电路中的元器件,模拟集成电子学,目录,第二节 集成电路中的二极管、 双极型晶体管、MOSFET,第一节 集成电路中的电容、 电阻和电感,模拟集成电子学,第一节 集成电路中的电容、电阻和电感,一.电容(Capacitor),参数:,a.电容密度 b.温度系数 c.电压系数 d.绝对精度 e.相对精度,MOS工艺中的PN结电容,不同类型的MOS电容,从65纳米到45纳米 必须找到新的high-K材料 在45纳米以前,使用的二氧化硅做为制造晶体管栅介质的材料, 通过压缩其厚度以维持栅级的电容进而持续改善晶体管效能。 在65纳米制程工艺下,Intel公司已经

2、将晶体管二氧化硅栅介质的厚度压缩至与五层原子的厚度相当。 65纳米已经达到了这种传统材料的极限。,寄生电容 寄生电容是在集成电路内部,由于ILD(Inter Layer Dielectrics,层间电介质)的存在,导线之间就不可避免地存在电容,称之为寄生电容(分布电容)。 随着工艺制程的提高,单位面积里的导线越来越多,连线间的间距变小,连线间的耦合电容变得显著,寄生电容产生的串绕和延时增加等一系列问题更加突出。 寄生电容不仅影响芯片的速度,也对工作可靠性构成严重威胁。,模拟集成电子学,第一节 集成电路中的电容、电阻和电感,二.电阻(Resistor),参数:,a.方块电阻R口,b.温度系数,d

3、.绝对精度,e.相对精度,R口 :方块电阻,取决于工艺参数 。,c.电压系数,模拟集成电子学,阱电阻,模拟集成电子学,(一)几种常见电阻,1.阱电阻,2.Poly电阻,4.寄生电阻,5.开关电容模拟电阻,6.MOS有源电阻,3.N+ 、P+ 扩散电阻,不同材料的方块电阻 (针对0.25umCMOS工艺) 材料 方块电阻(/) n+、 p+扩散层 50150 n+、 p+扩散层 (有硅化物 ) 35 N阱 1000 1500 多晶硅(Poly电阻) 150200 多晶硅(有硅化物 ) 45 金属 0.050.1,寄生电阻 由于集成电路的尺寸愈来愈小、电路愈来愈密,同时工作频率愈来愈快,芯片内电路

4、的寄生电阻效应和寄生电容效应也就愈来愈严重,进而使频率无法再提升,这种情况称之为阻容延迟(又叫阻容迟滞,RC延时,RC Delay),RC延时不仅阻碍频率成长,同时也会增加电路的无用功的功耗。,寄生电阻的问题来自于线路本身的电阻性,如果可以用电阻值更低的材质,寄生电阻的问题就可以缓解。 目前集成电路业界已经采用铜互联技术来代替铝互连技术,由于铜比铝有更好的导电率,电阻较低,单纯采用铜来代替铝作为互联材料可以降低RC 大约40%。,模拟集成电子学,第一节 集成电路中的电容、电阻和电感,5.开关电容模拟电阻,一个周期内传递的电荷:,所以:,等效电阻:,时间常数:,模拟集成电子学,第一节 集成电路中

5、的电容、电阻和电感,例:,特点:,1.电阻可以做的很大。,2.RC时间常数很精确。,f=100KHz,C=1pf,Req=?,Req =,6.MOS有源电阻 用MOS管做电阻,模拟集成电子学,三.电感(Inductance),第一节 集成电路中的电容、电阻和电感,(一)无源电感(RF CMOS ),特点:,(1)电感量小,nH量级。,(2)Q值有限,通常10左右。,(二) 有源等效电感,模拟集成电子学,第一节 集成电路中的电容、电阻和电感,运放实现的有源等效电感,=,(1),模拟集成电子学,第一节 集成电路中的电容、电阻和电感,运放为理想,增益A无穷大,输入电流为0,=,=,可得,因为,所以,

6、因为,可得等效电感,模拟集成电子学,(2),运放实现的有源等效电感,第一节 集成电路中的电容、电阻和电感,=,模拟集成电子学,运放为理想,增益A无穷大,输入电流为0,(1),(2),由(2),代入(1),可得,所以,电感的Q值:,第一节 集成电路中的电容、电阻和电感,模拟集成电子学,第二节 集成电路中的二极管、 双极型晶体管、MOSFET,模拟集成电子学,第二节 集成电路中的二极管、双极型晶体管、MOSFET,一.双极型晶体管,NPN,PNP,P衬底 N 外延双极工艺,在n阱CMOS工艺中的pnp,模拟集成电子学,第二节 集成电路中的二极管、双极型晶体管、MOSFET,二.MOSFET,模拟集

7、成电子学,第二节 集成电路中的二极管、双极型晶体管、MOSFET,N沟,P沟,N型增强,N型耗尽,P型增强,P型耗尽,表示方法,以上是三端器件;集成电路中用通常是四端器件!,NMOS结构 的立体结构,PMOS管结构,目前,SMIC(中芯国际)的40nm工艺,包括三种阈电压的MOS管(即1.1V、1.8V和2.5V),1P10M,采用Low-k (2.7)的铜互连。,模拟集成电子学,第三章 集成电路中的器件模型,模拟集成电子学,建立方法:,1.以器件的结构和工作原理为依据。,2.把器件当成“黑盒子”而从其端口出发建立模型特性。,模拟集成电子学,集成电路中的器件模型,1.直流模型大信号范围内适合,

8、也叫大 信号模型。,2.低频小信号模型小信号时适合。,3.高频模型加上各种寄生元件而生成。,4.噪声模型。,分类:,模拟集成电子学,集成电路中的器件模型,一.二极管模型,饱和电流,面积因子,模拟集成电子学,集成电路中的器件模型,二.双极晶体管模型,直流模型,晶体管传输饱和电流,交流小信号模型,(考虑各种电容的影响),集成电路中的器件模型,三.MOSFET模型 SPICE Model LEVEL=1 Shichman-Hodges(SH方程) model LEVEL=2 考虑了二阶效应 LEVEL=3 半经验模型 LEVEL=4 短沟道模型(BSIM3),模拟集成电子学,集成电路中的器件模型,L

9、EVEL1(以NMOS为例) 1.直流大信号模型 ( 开启电压),( , ),( , ),( ),其中,模拟集成电子学,集成电路中的器件模型,2.交流模型,L为沟道长度,L为有效长度,L0栅对源、漏 覆盖长度,模拟集成电子学,集成电路中的器件模型,欧姆区:,沟道中的n型反型层与衬底之间的电容,模拟集成电子学,集成电路中的器件模型,饱和区:,模拟集成电子学,集成电路中的器件模型,3.交流小信号模型 (低频、高频),截止区:,欧姆区: 小信号时通常不工作在欧姆区。,饱和区:,强反型所需的栅压,体阈值参数,MOS和双极型器件性能比较,跨导 对MOS器件,若Ic=1mA, 室温下kT/q=0.026V

10、, 则,对双极器件,可以画出低频小信号等效电路 加上电容可以得到高频小信号等效电路,模拟集成电子学,集成电路中的器件模型,4. MOS管的亚阈值区特性,应用:(1)低功耗时,(2)利用指数关系,(3)低速电路,模拟集成电子学,三.MOS工艺中两个重要问题,a)ESD(Electro-Static-Discharge),b)Latch-up effect,集成电路中的器件模型,模拟集成电子学,a)集成电路中管脚的静电保护电路,集成电路中的器件模型,模拟集成电子学,b)闩锁效应,闩锁效应是由NMOS的有源区、P衬底、N阱、PMOS的有源区构成的n-p-n-p结构产生的,当其中一个三极管正偏时,就会构成正反馈形成闩锁。,集成电路中的器件模型,模拟集成电子学,=,=,集成电路中的器件模型,模拟集成电子学,为避免以上情形出现:,1.器件放置远。,2.采用深well。,3.加保护环。,4.阱和衬底浓度高,加大基区复合。,5.Silicon on Insulator(SOI) / Silicon on Sapphire(SOS) 工艺。,集成电路中的器件模型,SOI(Silicon-On-Insulator: 绝缘衬底上的硅)技术,

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 中学教育 > 教学课件 > 高中课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号