《第4章数字集成电路知识课件》由会员分享，可在线阅读，更多相关《第4章数字集成电路知识课件（118页珍藏版）》请在金锄头文库上搜索。
1、,退出,数字电路电路的特点： 1.所处理的数字信号只有两种取值(1、0）； 2.电路抗干扰能力强； 3.信息便于长期存储，便于计算机处理。,概述：,上页,下页,返回,第 4 章,翻页,4.1 逻辑代数运算规则,逻辑代数运算规则,逻辑代数又称布尔代数，是分析与设计逻辑电路的工具。逻辑代数表示的是逻辑关系，它的变量取值只有1和0，表示两个相反的逻辑关系。,第 4 章,上页,下页,基本运算有： 乘（与）运算、加（或）运算、求反（非）运算。,翻页,返回,2.逻辑代数的基本定律,交换律：A+B=B+A , A B=B A 结合律：A+(B+C)=(A+B)+C A (B C)=(A B) C,上页,下页
2、,第 4 章,反演定理：,翻页,分配律：A(B+C)=A B+A C A+B C=(A+B) (A+C),返回,上页,下页,第4章,本节结束,返回,4.2 逻辑函数的表示和化简,4.2.1 逻辑函数的表示方法,4.2.2 逻辑函数的化简法,上页,下页,第4章,返回,第4章,上页,下页,4.2.1 逻辑函数的表示方法,返回,翻页,逻辑式：用基本运算符号列出输入、输出变量间 的逻辑代数式,逻辑状态表：列出输入、输出变量的所有逻辑状态,卡诺图：与变量的最小项对应的按一定规则排列 的方格图,最小项是指所有输入变量各种组合的乘积项，输入变量包括原变量和反变量。例如，二变量A，B的最小项有四项：AB，AB
3、, AB, AB; 三变量的最小项有八项; 依此类推，n 变量的最小项有2 n 项,上页,下页,返回,第4章,翻页,设一个三输入变量的偶数判别电路，输入变量为A，B，C，输出变量为F。当输入变量中有偶数个1时，F=1；有奇数个1时，F=0。试用不同的逻辑函数表示法来表示。,例4.2.1,三个输入变量的最小项有 23 = 8个，即有8 个组合状态，将这 8 个组合状态的输入，输出变量都列出来，就构成了逻辑状态表，如表所示。,上页,下页,返回,第4章,把逻辑状态表中的输入，输出变量写成与或形式的逻辑表达式，将F = 1的各状态表示成全部输入变量的与函数，并将总输出表示成这些与项的或函数，即逻辑表达
4、式：,F =A B C + A B C + A B C + A B C,翻页,( 2 ) 逻辑表达式,上页,下页,返回,第4章,若将逻辑表达式中的逻辑运算关系用相应的图形符号和连线表示，则构成逻辑图。,若将逻辑状态表按一定规则行列式化则构成图下图所示。,(卡诺图内容见 4.2.2节）,翻页,( 3 ) 逻辑图,( 4 )卡诺图,逻辑函数的化简通常有以下两种方法：,1. 应用运算法则化简,*2. 应用卡诺图化简,4.2.2 逻辑函数的化简法,上页,下页,第4章,返回,翻页,1.应用运算法则化简,上页,下页,第4章,返回,翻页,解：Y=AB(1+C+D+E),上页,下页,第4章,返回,翻页,* 2
5、.卡诺图的表示及其化简,任何一个逻辑函数都可以表示为若干最小项之和的形式,二到五变量最小项的卡诺图,二变量卡诺图,三变量卡诺图,四变量卡诺图,五变量卡诺图,第4章,上页,下页,返回,翻页,化简步骤：, 将函数化为最小项之和的形式, 画出表示该逻辑函数的卡诺图, 找出可以合并的最小项, 选取化简后的乘积项,选取原则是：, 这些乘积项应包含函数式中所有的最小项, 所用的乘积项数目最少, 每个乘积项包含的因子最少,第4章,上页,下页,返回,翻页,解： 画出函数Y的卡诺图,即 m4 m6 为 1,1, 找出合并最小项,1, 选取化简乘积项,注意：找出合并最小项的方案会 有多种,第4章,上页,返回,下页
6、,本节结束,例题4.2.3,概述,4.3.1 TTL 门电路,4.3.2 CMOS 门电路,上页,下页,第4章,4.3 集成门电路,返回,门电路是实现一定逻辑关系的电路，是组成数字电路的基本单元，本节重点介绍集成门电路的逻辑功能及外部特性。,上页,下页,第4章,返回,概述,翻页,复习基本门电路,上页,下页,第4章,返回,翻页,4.3.1 TTL门电路,多发射极晶体管 T1 的等效电路,第4章,上页,下页,1.TTL与非门电路,返回,翻页,工作原理,设：A=0 B=1 C=1,则： VA = 0.3V VB1 = 0.3+0.7 =1V,VB2 = 0.3V,所以：T2 、 T5 截止,T3 、
7、 T4 导通,结果：VF = 5UBE3UBE4 50.70.7 = 3.6V,拉电流,第4章,上页,下页,返回,翻页,F = 1,设：A = B = C =1,即：VA = VB= VC =3.6V,VF = 0.3V ， F = 0,VF =0.3V,2.1V,VB3=UCE2+UBE5=0.3+0.7=1V,1V,T3 导通 ， T4 截止,灌电流,上页,下页,则：T2 T5 饱和,第4章,返回,DA 、DB 、DC 截 止！,T1集电结正偏,翻页,4.3V,结论：1.输入不全为1时，输出为1 2.输入全为1时，输出为0,符合与非门的逻辑关系,与非门逻辑状态表,逻辑符号,第4章,上页,下
8、页,返回,翻页,+5V,R1,R2,R3,R4,R5,B1,B3,T1,T2,T3,T4,T5,F,A,B,EN,P,2.TTL三态与非门,D,F：第三状态 高阻,上页,下页,1V,1V,T2 、T5截止,第4章,返回,翻页,VB1 = 1V,VB3 =1V,二极管D导通,1,T3 导通，T4 截止,0.3V,三态输出“与非”门符号,三态门接于总线，可实现数据或信号的轮流传送,上页,下页,第4章,返回,翻页,TTL门电路由晶体管组成，属双极型门电路，MOS 门电路由场效应管组成，属单极型门电路，MOS 门电路是目前大规模和超大规模数字集成电路中应用最广泛的一种。,第4章,上页,下页,MOS 门
9、电路分类,4.3.2 CMOS 门电路,返回,翻页,CMOS 门电路是一种互补对称场效应管集成电路。,P沟道,N沟道,互补对称结构,设：A = 0,则：T2 导通 T1 截止,0,F = 1,1,设：A = 1,则：T1 导通 T2 截止,F = 0,1. CMOS 反相器,第4章,上页,下页,该电路具有反相器的功能。,返回,翻页,1,0,2. CMOS “与非”门电路,P 沟道负载管并联,N 沟道 驱动管 串联,设：A = 1，B = 1,则：T1 T2 导通 T3 T4 截止,F = 0,0,设：A = 0，B = 1 （不全为 1）,则：T2 T3 导通 T1 T4 截止,F = 1,负
10、载管和驱动管串联,第4章,上页,1,1,下页,返回,翻页,0,1,1,3. CMOS “或非”门电路,P 沟道 负载管 串联,N 沟道 驱动管 并联,设：A = 0，B = 0,0,0,则：T3 T4 导通 T1 T2 截止,驱动管与负载管串联,F =1,设：A = 0，B =1 （输入不全为零时）,则：T2 T3 导通 T1 T4截止,F =0,第4章,上页,下页,返回,翻页,1,0,注意：上述分析表明，MOS “与非”门的输入端越多，串联的驱动管越多，导通时的总电阻就愈大，输出低电平值将会因输入端的增多而提高，对于MOS “或非”门因驱动管并联，不存在这个问题，因此，MOS门电路中 “或非
11、”门用的较多。,第4章,上页,返回,下页,本节结束,4.4.1 组合逻辑电路的分析和设计,4.4 组合逻辑电路,4.4.2 加法器,4.4.3 编码器、译码器及数字显示,概述,上页,下页,第4章,返回,组合逻辑电路的特点：输出状态只与当前的输入状态有关，与原输出状态无关。或者说，当输入变量取任意一组确定的值以后，输出变量的状态就唯一地被确定。,上页,下页,第4章,返回,翻页,把门电路按一定的规律加以组合，可以构成具有各种功能的逻辑电路，称为组合逻辑电路。,概述,一.组合逻辑电路的分析,步骤： 1.根据已知逻辑电路图写出逻辑式,2.对逻辑式进行化简,3.根据最简逻辑式列出逻辑状态表,4.根据逻辑
12、状态表分析逻辑功能,第4章,上页,下页,4.4.1 组合逻辑电路的分析和设计,返回,翻页,分析图示逻辑电路的功能,3.逻辑功能：异或关系,第4章,上页,下页,返回,翻页,2.化简：,例题4.4.1,两地控制一灯电路,Y =1 时：灯亮,Y =0 时：灯灭,逻辑关系：,0 0 0 灭,0 1 1 亮,1 0 1 亮,1 1 0 灭,第4章,上页,下页,返回,翻页,0,1,1,0,0,1,二.组合逻辑电路的设计,步骤：,1. 根据逻辑要求列出逻辑状态表,2. 根据状态表写出逻辑式,3. 对逻辑式进行化简,4. 根据最简逻辑式画出逻辑电路图,第4章,上页,下页,返回,翻页,设计一逻辑电路供三人（A
13、B C）表决使用。每 人有一电键，如果他赞成，就按电键，表示1;如果不 赞成，不按电键，表示0。表决结果用指示灯来表示， 如果多数赞成，则指示灯亮 F = 1，反之则不亮 F = 0 。,解：1. 列出逻辑状态表,2. 写出逻辑式,对应 F 为1的项有4种输入组合,+ ABC,第4章,上页,下页,返回,翻页,0,0,0,1,0,1,1,1,例题4.4.2,3. 化简：F,4. 画出逻辑电路图,第4章,上页,下页,返回,翻页,F = AB + BC + AC,4.4.2 加法器,一. 半加器：只求本位相加，不计低位进位,半加器逻辑状态表 ( A.B:两个相加位； S：半加和 C：进位数； ）,2
14、. 逻辑关系式：,第4章,上页,下页,返回,翻页,“与非” 门实现,3.逻辑图,“异或”门 实现,半加器符号,第4章,上页,下页,返回,翻页,二. 全加器：本位相加，并计低位进位,全加器的逻辑状态表：,第4章,上页,下页,返回,翻页,（An，Bn：两个相加位；Cn 1 ：低位来的进位数； Sn：全加和 Cn：进位数； ）,第4章,上页,下页,返回,翻页,AnBnCn-1,2.逻辑式,证明：,3.化简,第4章,上页,下页,返回,翻页,第4章,上页,下页,返回,翻页,4. 全加器逻辑图,则：Sn = 1 Cn = 1,3. 全加器符号,第4章,上页,下页,返回,翻页,S,C,C=,An,Bn,SC
15、n-1,实现两个四位二进制数的加法运算。 A 1101；B1011,用四个全加器组成串联电路,特点：串行进位；运算速度慢；电路简单；,加法运算电路是微型机CPU中一个关键部件,第4章,上页,下页,返回,翻页,例题4.4.2,4.4.3 编码器、译码器及数字显示,编码过程,2.列编码表,3.由编码表写逻辑式,4.画逻辑图,第4章,上页,下页,1.编码器： 编码就是用二进制代码来表示一个给定的十进 制数或字符。完成这一功能的逻辑电路称为编码器 。,返回,翻页,二十进制编码器,8421 BCD码编码表：,第4章,上页,下页,返回,翻页,+5V,1k10,Y3,Y2,Y1,Y0,设：输入为4,则：Y3 Y2 Y1 Y0 为 0100,第4章,上页,0,返回,翻页,设：输入为9,则：Y3 Y2 Y1 Y0 为 1001,0,0,下页,2. 译码器,译码器也称解码器。它是编码的逆过程。,第4章,上页,返回,翻页,二进制译码器：,译码过程,1. 列出译码器的状态表,2.由状态表写出逻辑式,3.画出逻辑图,下页,第4章,上页,下页,返回,翻页,译码 器逻 辑式：,3/8 译码器状态表,B,1,1,1,A,A,B,C,C,注：输出低电平有效,第4章,上页,下页,返回,翻页,3/8 译码器逻辑图,A,B,C,1,0,0,1,1,0,半导
