《数字电子钟设计说明书精编版》由会员分享，可在线阅读，更多相关《数字电子钟设计说明书精编版（19页珍藏版）》请在金锄头文库上搜索。
1、精品资料推荐1前言现代电子技术是一门实用性较强的课程。通过对这门课程的学习我掌握了数字逻辑门电路、组合逻辑器件、组合逻辑电路的分析与设计、时序逻辑器件、时序逻辑电路的分析与设计等相关知识。Proteus是一种实用的数字电路仿真软件。虽然我并没有系统的去学习过这种软件。但通过每次实验课的探索性使用，我掌握了Proteus的基本操作。上述知识以及先修课程所学知识为本次现代电子技术课程设计奠定了基础。就在课程设计的前几天学院的老师给我们买好了数字电路常用的元器件，这为设计物理实现提供了条件。这次我的课程设计的题目为：数字电子钟的设计。我所设计的数字电子钟的功能有：能显示星期、时、分、秒；能校时；能整
2、点报时总体来讲，这次设计的实现包括两个过程：设计及Proteus仿真；实物焊接。设计及Proteus仿真可以说是整个设计的最最核心的过程，能否完成好这个过程直接关系到设计的成败。在设计与Proteus仿真这个过程设是对所学理论知识的运用而Proteus仿真是对设计的正确与否的检验以及完成对设计的优化。实物焊接是设计的物理实现。需要说明的是因事先不知道实验室所具有的芯片的型号在完成设计与仿真后才知道自己所用的有些芯片实验室没有（实验室有74ls48、74ls90、74LS161和555定时器而我在设计时用的是74ls248、74ls390、74LS163和晶振）因此后来我又用实验室具有的芯片重新
3、进行了设计并仿真这样使得我做了两份设计虽然两种设计最终所实现的功能时相同的但因使用的芯片不同导致其内部的连接也不同。这里因篇幅的限制在正文部分我将仅对后一种设计进行论述。在本次课程设计中我顺利的完成了两种方法的设计与仿真，但在实物焊接的过程却出现了一点问题。具体内容将在正文部分论述。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。此次设计与制作数字电子钟的目的是让学生在了解数字钟的原理的前提下，运用刚刚学过的数电知识设计并制作数字钟，而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及其使用方法。由于数字电子钟包括组合逻辑电路和时序电路，通过它可以进
4、一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，从而实现理论与实践相结合。 总的来说，此次课程设计，有助于学生对电子线路知识的整合和电子线路设计能力的训练，并为后继课程的学习和毕业设计打下一定的基础。2项目概况此次课程设计的题目是：数字电子钟设计。完工期限为6月7日至6月17日。由于自身所具备的电子技术的知识还相对较少，也是基于本次课程设计的目的。所以此次课程设计所设计出的系统规模较小也是在情理之中的。从功能上讲它也不可能具备高度的一体化和自动化。基于上述的特点此项目也就更谈不上经济效益和社会效益了。但此次课程设计却是有重大意义的。因为通过这次课程设计加深了我对所学知识的理解，同时也
5、提高了我将理论应用于实践的能力更重要的是它为我在今后设计较大甚至更大的电子信息系统奠定了基础。3正文3.1设计目标 设计一个能能显示星期、时、分、秒；能校时；能整点报时的数字电子钟。3.2元器件及芯片汇总与使用说明表一 元器件及芯片汇总序 号名 称参量值数 量174LS487274LS906374LS004474LS2035555定时器26电阻4个10k,，1个20k，1个80k，1个530，1个43087固态电容2个0.01uf,1个8uf,1个1uf48蜂鸣器19共阴极七段数码管71074LS161111直流电源74LS48为共阴型显示译码驱动器，74LS90有一个二进制计数器和一个异步五
6、进制计数器构成，74LS161为具有异步清零同步置数的十六进制加法计数器，74LS00由4个二输入的与非门构成，74LS20由两个4输入的与非门构成。可参见附录，也可参见各个芯片的引脚所对应的功能可参见正文的设计方法和内容部分的截图（再截图中对于每个芯片的引脚都有相应的能表示引脚功能的字母对其进行标识）。3.3设计的总体方案我所设计的数字电子钟由三大部分构成：计时部分、校时部分、整点报时部分。我设计的顺序为：计时部分、校时部分、整点报时部分、脉冲发生电路。需要说明的是因Proteus自带脉冲发生器所以在计时部分及整点报时部分的设计及仿真过程中并未涉及到脉冲发生电路的设计及仿真而是直接调用了Pr
7、oteus自带脉冲发生器而将脉冲发生电路的设计及仿真放到了整个数字电子钟设计与仿真的最后。在计时部分的设计及Proteus仿真过程中我采用了先局部后整体的思想，即先将整个计时部分划分为秒个位、秒十位、分个位、分十位、时、星期这样六个单元块再逐块的设计并仿真。在完成各个单元块的设计及仿真后再将它们脉冲进位端连接起来对整个计数部进行仿真。脉冲发生电路用晶振或555定时器实现，在用晶振实现时要用分频器对其分频。3.4设计方法和内容3.4.1 计时部分的设计及仿真计时部分是数字电子钟整个电路的核心部分，它完成星期、时、分、秒的计数的功能。对于计时部分的每个单元块其组成包括显示器、显示译码驱动器及计数器
8、。除了星期单元块所选用的计数器为具有同步置数功能的74LS161之外其他各单元块均选二进制异步加法计数器74LS90，显示器均选用LED八段共阴数码管，显示译码驱动器均选用74LS48。秒个位完成十进制计数因此只需将74LS90的12引脚和1引脚连接起来即可进行十进制计数。如图3-1所示。图3-1 将74LS90改装为十进制计数器秒个位各个组成部分的连接图如图3-2所示。图3-2 秒个位各组成部分的连接图在Proteus中调用脉冲发生器并设置其频率为1Hz再将其加到74LS90的14引脚处对秒个位进行仿真，仿真图如图3-3所示。图3-3 秒个位仿真图秒十位完成六进制计数因此要将74LS90改装
9、成一个六进制计数器具体连接如图3-4所示。图3-4 将74LS90改装为六进制计数器秒十位各个组成部分的连接图如图3-5所示。图3-5 秒十位各组成部分的连接图对秒十位加脉冲进行仿真如图3-6所示。图3-6 秒十位仿真图分个位与分十位的连接情况同秒个位与秒十位这里不再赘述。对于时部分我们不能将其分为时个位和时十位单独来看而是将其作为一个整体看成是一个二十四进制计数部分。因此首先我们要用2片74LS90构成一个二十四进制计数器。我们知道对于每一片74LS90来说其内部是由一个二进制计数器和一个异步五进制计数器构成只有将其12引脚与1引脚连在一起才构成一个异步十进制计数器。现在我们要用2片74LS
10、90构成一个二十四进制的计数器若不考虑其它因素构成的方法大概有三种，一是先将两片74LS90构成一个十进制计数器再将这两片十进制计数器级联起来构成一个一百进制的计数器最后再将这个一百进制的计数器改装成一个二十四进制计数器；二是先将一片74LS90改装成一个十进制计数器再与另一个74LS90内部的五进制计数器级联起来构成一个五十进制计数器最后再将这个五十进制的计数器改装成一个二十四进制计数器；三是直接将两片74LS90内部的五进制计数器级联起来构成一个二十五进制的计数器再将这个二十五进制计数器改装成一个二十四进制计数器。但考虑到时部分的计数过程可以排除第三种方法，通过比较一二两种方法明显可以看出
11、第二种方法的连线较为简单，从后面的论述我们还可以发现选择第二种方法的另一个优点。使用上面所论述的第二种方法将两片74LS90构成一个二十四进制的计数器的连接图如图3-7所示。图3-7 将两片74LS90改装成一个二十四进制计数器时计数部分的连接图如图3-8所示。图3-8 时计数部分的连接图调用脉冲发生器对其进行仿真如图3-9所示。图3-9 时计数部分的仿真图星期单元块是一个七进制计数部分。其计数过程与秒部分、分部分和时部分相比存在两点不同，一是星期的计数起点为“1”而秒、分和时的计数起点为0；二是星期要实现一次跳跃计数，即计数到“6”之后将直接跳跃至“8”（数字“8”即表示星期日的“日”字）而
12、秒、分和时均不跳跃计数。基于此74LS90已不能满足星期部分的计数功能的要求，因此这里我们选择具有同步置数功能的十六进制加法计数器74LS161作为星期部分的计数器其配合显示译码驱动器74LS48的试灯功能便可满足星期部分的计数要求。因74LS161是一个十六进制计数器因此我们必须利用其置数功能将其改装成一个计时起点为“1”的七进制计数器如图3-10所示。图3-10 将74LS161改装成一个计时起点为“1”的七进制计数器需要说明的是如上图构成的七进制计数器还不具有从“6”到“8”的跳跃功能应将上图与非门的8引脚接到74LS48的试灯端（3引脚）才能实现从“6”到“8”的跳跃功能。星期部分的连
13、接图如图3-11所示。图3-11 星期部分的连接图调用脉冲发生器对其进行仿真如图3-12所示。图3-12 星期部分的仿真图到此计时部分的各个单元块均仿真完毕接下来要做的就是对整个计时部分进行仿真在进行仿真之前应将各个单元块的脉冲进位端连接起来脉冲进位端的具体连接情况是：秒个位计数器的11引脚接秒十位计数器的14引脚；秒十位计数器的8引脚接分个位计数器的14引脚；分个位计数器的11引脚接分十位计数器的14引脚；分十位计数器的8引脚接时个位计数器的14引脚；时十位计数器的8引脚通过一个与非门（因74LS161为上升沿触发）后接星期部分计数器的2引脚。整个计时部分的仿真如图3-13所示。图3-13
14、整个计时部分的仿真图3.4.2 校时部分的设计及仿真校时部分完成对数字电子钟的校时功能是整个数字电子钟必不可少的一部分，校时部分也可称为计时校转换部分之所以将其加入“转换”二字这是因其具有在进行校时前必须切断时钟信号的输入允许校正信号的输入而在正常计时又必须保证时钟信号的正常输入而阻止校正信号的输入的功能。这是校时部分有且仅有的功能也是校时部分设计的出发点。完成这个功能可以用一个二输入的与或组合逻辑电路(类似一个二选一的数据选择器)实现，这里我们选用门电路来实现，又考虑到实验室没有或门电路，但只要采用摩根定律对二输入的与或逻辑函数进行变换便可用实验室有的芯片74LS00、74LS20来实现这个
15、“输入转换”功能。校正信号由人工触发产生，时钟信号接时钟发生电路的输出，为了避免在有开关切换进行时钟输入和校正信号输入转换时产生抖动可以用一个基本RS触发器构成无抖动开关。同样，对于基本RS触发器我们也采用芯片74LS00由门电路构成。整个校时部分的连接情况如图13-14所示。图3-14 整个校时部分的连接图在上图中对于位于左边的一列开关从上到下依次为：星期的接收进位脉冲信号与校正信号的选择开关、时的接收进位脉冲信号与校正信号的选择开关、分的接收进位脉冲信号与校正信号的选择开关、时的接收进位脉冲信号与校正信号的选择开关、1Hz的时钟脉冲信号与校正信号输入的切换开关和人工触发产生校正信号的触发开关，其中从上到下的前四个开关为单刀双掷开关最后一个为单刀单刀单掷开关。对于右边这个开关，其是一个单刀四掷开关四掷中的最下面一掷作为秒校正或1Hz的时钟脉冲信号的通道，以逆时针的顺序接下来的各掷依次是：分校正通道、时校正通道和星期校正通道。上图中与非门的13引脚接1Hz的时钟脉冲信号。校时部分与计时部分的连接情况及仿真如图13-15所示。图3-14
