《数字电子电路课程设计-数字交通灯的设计精编版》由会员分享，可在线阅读，更多相关《数字电子电路课程设计-数字交通灯的设计精编版（15页珍藏版）》请在金锄头文库上搜索。
1、精品资料推荐 0 数字电子电路课程设计数字电子电路课程设计 数字交通灯数字交通灯 摘 要 此电路由定时器 NE555 构成的多谐振荡器产生秒脉冲，两块 74LS192 芯片 级联成 61 进制倒计时器，计时器输出的数据通过两块 74LS48 译码器最终由两 块七段数码管显示出来。计时部分由倒计时器与逻辑门构成定时器，在每隔 55 秒或 5 秒输出一个脉冲，触发状态控制器工作。状态控制器控制着信号灯的转 换。 精品资料推荐 1 目 录 1 引言.1 2 总体方案论证与设计.2 3 具体逻辑电路设计.3 3.1 秒脉冲.3 3.2 倒计时器 .4 3.3 时间显示器 .5 3.4 定时器、状态控制
2、器 .6 3.5 信号灯显示 .7 3.6 总电路设计 .8 4 结论.9 5 参考文献.10 精品资料推荐 1 1 引言引言 交通灯是我们最常见的系统，随着科技的日益创新，交通灯的设计也多式 多样，不同的地点不同的路况需要不同的交通灯，但其设计原理都是大同小异 的。我们这次的设计是用硬件实现交通灯的全部功能。 这里用简单的电路来介绍交通灯的工作原理。介绍了数字电子技术中非常 重要的几个芯片：定时器 NE555、4 位十进制可逆同步计数器（双时钟） 74LS192、七段显示译码器 74LS48、带小数点（DP）的七段数码管、数据分配 器 74LS138。 随着社会的发展，电子技术也日新月异，因
3、而掌握这门技术至关重要。 精品资料推荐 2 2 总体方案论证与设计总体方案论证与设计 1、 方案方案 方案 1： 由定时器 NE555 构成的多谐振荡器产生秒脉冲，两块 74LS192 芯片级联成 61 进制倒计时器，计时器输出的数据通过两块 74LS48 译码器和两块七段数码 管显示出来。由倒计时器与逻辑门构成定时器，在每隔 55 秒或 5 秒输出一个脉 冲，触发状态控制器工作。状态控制器控制着信号灯的转换。 方案 2： 方案 2 与方案 1 很大一部分都相同，就定时器那一块有差异。定时器由两 块 74LS162（4 位十进制同步计数器）进行计数而不用倒计时器计数。 综合考虑，方案 1 比方
4、案 2 所用的器件要少，比较经济。而且方案 1 容易 连接。易于生成。所以选择方案 1 比较好。 2、信号转换信号转换 状态 1（00）：东西方向车道的绿灯绿灯亮，车道，人行道通行；南北方向车道的 红灯红灯亮，车道，人行道禁止通行。 状态 2（01）：东西方向车道的黄灯黄灯亮，车道，人行道缓行；南北方向车道的 红灯红灯亮，车道，人行道禁止通行； 状态 3（10）：东西方向车道的红灯红灯亮，车道，人行道禁止通行；南北方向车 道的绿灯绿灯亮，车道，人行道通行； 状态 4（11）：东西方向车道的红灯红灯亮，车道，人行道禁止通行；南北方向车 的黄灯黄灯亮，车道，人行道缓行； 精品资料推荐 3 精品资料
5、推荐 4 3 具体逻辑电路设计具体逻辑电路设计 3.1 秒脉冲秒脉冲 系统所需要的秒脉冲由定时器 NE555 所构成的多谐振荡器提供，多谐振荡 器如图 11（a）所示，图中 NE555 外引线排列如图 11（b）所示。其中 1 脚是电路地 GND；8 脚是正电源端 Ucc，工作电压范围为 518V；2 脚是低触 发端 TR；3 脚是输出端 OUT；4 脚是主复位端 R；5 脚是控制电压端 Uc；6 脚 是高触发端 TH；7 脚放电端 DISC。R1、R2 和 C 为定时电阻和电容，C1 为电 压控制端稳定电容。在信号的输出端产生矩形脉冲，其振荡频率为 f=1.44/( R1+2R2)C 。 N
6、E555 4 8 7 6 2 1 3 5 C1 C NE555 GND TR OUT R DISC TH Uc Ucc 1 2 3 4 5 6 7 8 R1 R2 图 1-1(a)图 1-1(b) 精品资料推荐 5 3.2 倒计时器倒计时器 倒计时器由两位 4 位十进制可逆同步计数器（双时钟）74LS192、一个非 门和一或门构成。其组成如图 21（a）所示，其中 74LS192 是上升沿触发， CPU 为加计数时钟输入端；CPD 为减计数时钟输入端；LD 为异步预置端，低 有效；CR 为异步清零端，高有效；CO 为进位输出端，当 1001 后输出低电平； BO 为借位输出端，当 0000 后
7、输出低电平；D3D2D1D0 为数据预置端； Q3Q2Q1Q0 为数据输出端。倒计时器初始状态为 01100000，当输入一个脉冲， 计时器就会减一。低位的状态是 0000 时，再来一个脉冲，BO 端就会由 1 0，这是高位的 CPD 端由 01。高位因得到一个上升沿，从而触发，进行减 1 运算。低位的状态变为 1001。当高低位的状态都为 0000 时，它们的 LD 端就 会接低电平，从而进行异步置数。计时器状态变为 01100000。秒脉冲再来就会 重复以上操作。 . CPU CPD CR QQQQ 3 2 10 - CO - - BO LD D DDD 3 2 10 11 1 74LS1
8、92 CP CP CR QQQ Q DDDD U D 321 0 3 2 10 - - - CO BO LD 74LS192 CP =1 图2-1 精品资料推荐 6 3.3 时间显示器时间显示器 时间显示器由两片七段显示译码器 74LS48 和两片半导体数码管构成。其 组成如图 31（a）所示，74LS48 的外引线排列如图 31（b）所示。 A3A2A1A0 组成 8421BCA 码为输入端，YaYg 为输出端。LT、RBI、BI/RBO 为使能控制端，都是低有效。LT 为灯测试输入端，RBI 为灭零输入端， BI/RBO 为灭灯输入/灭零输出端。此半导体数码管为带小数点（DP）的七段数 码
9、管，分为共阴和共阳型。共阴型数码管的 COM 端接低电平，共阳型的则接 高电平。 Ya Yb Yc Yd Ye Yf Yg 74LS48(十位) A3 A2 A1 A0 LT RBI BI/RBD d e com f g d e com f g a b com c Dp g a f b d e c Dp Ya Yb Yc Yd Ye Yf Yg 74LS48(个位) A3 A2 A1 A0 LT RBI BI/RBD d e com f g d e com f g a b com c Dp g a f b d e c Dp (a) 图 3-1 精品资料推荐 7 1 2 3 4 5 6 7 8
10、16 15 14 13 12 11 10 9 7 74 4L LS S4 48 8 Vcc Yf Yg Ya Yb Yc Yd Ye A1 A2 LT BI/RBO RBI A3 A0 GND (b) 3.4 定时器、状态控制器定时器、状态控制器 定时器由倒计时器、两个与门、两个与非门和一个或非门构成。逻辑门所 构成的电路如图 41 所示。状态控制器有两个 JK 触发器级联而成，如图 5 1 所示。状态控制器实质是一个 2 位二进制异步加法计数器，下降沿触发。当 倒计时器的状态为 01100000（60）或 00000101（5）时，定时器输出 0，其余 状态都是是输出 1。倒计时器的初状态为
11、 01100000，即定时器的初态为 0，倒 计到 00000101 之前定时器的输出都为 1，当到 00000101 时，定时器输出为 0。 状态控制器得到下降沿而触发。状态控制器到下一个 01100000 时再次触发。同 时状态跟随转变。这就实现了状态首先隔 55 秒转换一次，接着隔 5 秒转换一次， 然后再隔 55 秒转换。如此循环就可以实现定时信号转换的目标。 = = & & & & 图4-1 定时器 精品资料推荐 8 74LS138 A0 A1 A2 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 STB 74LS138 Y0Y1 Y2Y3Y4Y5Y6
12、Y7 A2A1A0 STASTB STC 1 STC STA Y7 GN D Ucc Y0 Y1 Y2 Y3 Y4 Y5 Y6 & Q Q Q Q0 1 1J C1 11L 1J C1 11L 图5-1 3.5 信号灯显示信号灯显示 此部分由一个数据分配器 74LS138、两个与门和 6 个发光二极管构成。其 结构如图 61（a）所示。74LS138 的外引线排列如图 61 (b)所示，其中 A2A1A0 是 3 个二进制代码输入端；Y7Y0 是 8 个输出端，低电平有效； STA、STB、STC 是使能控制端。当 STA=1 且 STB+STC=0 时，分配器才工作。 制造二极管的材料不同就
13、会发出不同的光。 图 6-1(a) 图 6-1(b) 精品资料推荐 9 精品资料推荐 10 3.63.6 总电路设计总电路设计 NE555 R 1 R 2 C U0 c1c1 4800K 4800K 0.1uF 48 7 6 2 15 0.01uF 3 Ucc=+5v . CPU CPD CR QQQQ 3 2 1 0 - CO - - BO LD D DDD 3 2 10 11 1 74LS192 CP CP CR QQQ Q D D D D U D 3 2 1 0 3 2 10 - - - CO BO LD 74LS192 CP =1 图2-1 Ya Yb Yc Yd Ye Yf Yg 7
14、4LS48(十位) A3 A2 A1 A0 LT RBI BI/RBD d e com f g d e com f g a b com c Dp g a f b d e c Dp Ya Yb Yc Yd Ye Yf Yg 74LS48(个位) A3 A2 A1 A0 LT RBI BI/RBD d e com f g d e com f g a b com c Dp g a f b d e c Dp (a) 图 3-1 = & & & & 图4-1 定时器 Q Q Q Q0 1 1J C1 11L 1J C1 11L 图5-1 74LS138 A0 A1 A2 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 STB 74LS138 Y0Y1 Y2Y3Y4Y5Y6 Y7 A2A1A0 STASTB STC 1 STC STA Y7 GN D Ucc Y0 Y1 Y2 Y3 Y4 Y5 Y6 & . . . . . . .
