《数字电子技术实验教案精编版》由会员分享，可在线阅读，更多相关《数字电子技术实验教案精编版（12页珍藏版）》请在金锄头文库上搜索。
1、精品资料推荐 湖南工学院教案用纸 p.1 实验1 基本门电路逻辑功能测试(验证性实验)一、实验目的1.熟悉基本门电路图形符号与功能；2.掌握门电路的使用与功能测试方法；3.熟悉实验室数字电路实验设备的结构、功能与使用。二、实验设备与器材双列直插集成电路插座，逻辑电平开关，LED发光显示器，74LS00，74LS20，74LS86，导线三、实验电路与说明门电路是最简单、最基本的数字集成电路，也是构成任何复杂组合电路和时序电路的基本单元。常见基本集门电路包括与门、或门、与非门、非门、异或门、同或门等，它们相应的图形符号与逻辑功能参见教材P.176, Fig.6.1。根据器件工艺，基本门电路有TTL
2、门电路和CMOS门电路之分。TTL门电路工作速度快，不易损坏，CMOS门电路输出幅度大，集成度高，抗干扰能力强。1. 74LS00四2输入与非门功能与引脚：2. 74LS20双4输入与非门功能与引脚：3. 74LS86四2输入异或门功能与引脚：四、实验内容与步骤1. 74LS00功能测试：74LS00插入IC插座；输入接逻辑电平开关；输出接LED显示器；接电源；拔动开关进行测试，结果记入自拟表格。2. 74LS20功能测试：实验过程与74LS00功能测试类似。3. 74LS86功能测试：实验过程与74LS00功能测试类似。4. 用74LS00构成半加器并测试其功能：根据半加器功能：，用74LS
3、00设计一个半加器电路；根据所设计电路进行实验接线；电路输入接逻辑电平开关，输出接LED显示器；通电源测试半加器功能，结果记入自拟表格。5. 用74LS86和74LS00构成半加器并测试其功能：实验过程与以上半加器功能测试类似。五、实验报告要求1. 内容必须包括实验名称、目的要求、实验电路及设计步骤、实验结果记录与分析、实验总结与体会等。2.在报告中回答以下思考题：如何判断逻辑门电路功能是否正常？如何处理与非门的多余输入端？湖南工学院教案用纸 p.2 实验2 组合逻辑电路的设计与调试(设计性综合实验)一、实验目的1.熟悉编码器、译码器、数据选择器等MSI的功能与使用；2.进一步掌握组合电路的设
4、计与测试方法；3.学会用MSI实现简单逻辑函数。二、实验设备与器材双列直插集成电路插座，逻辑电平开关，LED数码显示器，74LS148，74LS151，74LS48，74LS138，74LS283，74LS04，多用表，导线三、实验内容与设计要求1.按教材P.180 Fig.6.6 电路接线，验证8-3优先编码器74LS148和显示译码器74LS48的逻辑功能，记录实验数据，表格自拟；2.用数据选择器74LS151(或者74LS138+74LS04)设计一个红、黄、绿三色信号灯状态监测逻辑电路，并对所设计电路的功能进行测试。要求：任何时刻信号灯只能亮红、黄、绿三种颜色中的任意一种颜色灯；其它状
5、态都属于故障状态。3.用一片四位加法器74LS283实现8421BCD码到余3码的转换，并测试电路功能。四、设计方法与设计提示1. 组合电路设计的一般步骤：参见教材P.180 Fig.6.5根据电路功能描述，分析因果关系，确定输入、输出变量，并对之进行逻辑赋值；应用穷举法列出真值表，并写出逻辑表达式；根据具体电路要求及特定器件资源，选择确定器件；利用公式或卡诺图化简函数，并将之转换成与所选用器件功能相适应的形式； 画出所设计的逻辑电路图，并进行后续的工艺设计与组装调试。2. 典型组合电路MSI功能与引脚：8-3优先编码器74LS148；显示译码器74LS48；8选1数据选择器74LS151；3
6、-8译码器74LS138；四位加法器74LS283。3. 设计提示：数据选择器实现逻辑函数：如：用8选1数据选择器74LS151实现函数。因74LS151输出，故74LS151的接线方法为：，。3-8译码器74LS138实现逻辑函数与数据分配：74LS138的输出，其中是由地址码组成的最小项。由于任意函数总可以写成最小项之和形式即，因而如果将函数变量作为译码器的地址码或译码控制信号，则根据反演定理并结合与非门即可完成逻辑函数的译码器实现。译码器实现逻辑函数与数据分配的具体方法参见教材P.183 Fig.6.10。8421BCD码到余3码的转换：余3码=8421BCD+0011，故用加法器可容易
7、实现8421BCD码到余3码的转换。五、预习要求及实验注意事项1.预习要求：查阅并熟悉相关MSI的引脚及功能；按设计要求设计好实验所用电路，画出实验电路图。湖南工学院教案用纸 p.3 2.实验注意事项： 接插芯片时，注意认清定位标志； 实验前注意确定MSI芯片功能正常； 不允许MSI芯片输出端直接接地或电源，须在断电状态进行拆线或电路更改。六、实验报告要求1. 内容必须包括实验名称、目的要求、实验电路及设计步骤、实验结果记录与分析、问题分析与处理、实验总结与体会等。2.在报告中回答以下问题：组合电路的一般设计步骤？组合电路的设计体会？湖南工学院教案用纸 p.4 实验3 集成触发器功能测试(验证
8、性实验)一、实验目的1.熟悉集成JK和D触发器的功能与使用；2.熟悉触发器的功能测试方法。二、实验设备与器材双列直插集成电路插座，逻辑电平开关，示波器，74LS112集成JK触发器，74LS74集成D触发器，多用表，导线三、实验电路与说明触发器是时序逻辑电路构成的基本单元，具有两个稳态，并且触发器状态能在外部输入信号作用下进行翻转。触发器种类繁多，按电路结构，可分为同步触发器、主从触发器和边沿触发器，按逻辑功能，可分为RS触发器、JK触发器、D触发器、T触发器等。一般而言，集成触发器除了触发信号输入端外，还拥有直接置零、置1输入端。熟悉并掌握各种触发器特性方程、状态转换、动作特点，是应用触发器
9、的重要基础。1. 74LS112集成JK触发器的功能与引脚：2. 74LS74集成DK触发器的功能与引脚：四、实验内容与步骤1. 74LS112功能测试：按教材P.186 表6.11改变和，观察并记录触发器状态的变化；按教材P.186 表6.12，对触发器逻辑功能进行测试；使(计数状态)，在端输入方波，观察并记录、端工作波形。2. 74LS74功能测试：按教材P.187 表6.13测试并记录74LS74触发器的逻辑功能；连接(计数状态)，在端输入方波，观察并记录、端工作波形。五、实验报告要求1. 内容必须包括实验名称、目的要求、实验电路及设计步骤、实验结果记录与分析、实验总结与体会等。2.在报
10、告中回答以下思考题：和的作用是什么？如何利用它们实现触发器的置零或置1？触发器正常工作时，它们应处于什么状态？当触发器处于计数状态时，端状态在的什么时刻变化？端波形与波形在周期上有什么关系？湖南工学院教案用纸 p.5 实验4 移位寄存器(设计性实验)一、实验目的1.掌握集成移位寄存器的功能及其测试方法；2.研究由移位寄存构成的环形计数器和串行累加器工作原理。二、实验设备与器材双列直插集成电路插座，逻辑电平开关，集成移位寄存器74LS194，集成D触发器74LS74，全加器74LS183，示波器，多用表，导线三、实验内容与步骤1.集成移位寄存器74LS194逻辑功能测试：实验电路参见教材P.19
11、5 Fig. 6.25。、接逻辑电平开关，、接LED显示器，从输入单次脉冲，按教材P.196 表 6.23逐项测试并记录测试结果：清除功能；送数功能测试；右移功能测试；左移功能测试；保持功能测试。2.循环移位电路设计并测试其循环移位功能：用74LS194设计一循环右移寄存器，然后测试其在脉冲作用下的数据循环右移功能，并记录测试结果。3.串行累加器设计及其功能测试：根据教材P.195 Fig. 6.24所示串行累加器结构与工作原理，用74LS194和74LS183设计一四位串行累加器，然后在脉冲作用下测试电路的串行累加功能，结果记入自拟表格。四、实验说明1. 74LS194引脚及功能：2.循环移
12、位寄存器结构与工作原理：3.吕行累加器构成方法与工作原理：五、实验报告要求1.报告内容必须包括实验名称、目的要求、实验电路及设计步骤、实验结果记录与分析、问题分析与处理、实验总结与体会等。2.总结74LS194逻辑功能，画出环形计数器状态转换图与波形图；3.分析串行累加器实验结果的正确性；4. 在报告中回答以下问题：要使移位寄存器清零，可否采用右移或左移功能实现可否采用并行送数法实现？如果可以，又如何操作？如要求循环左移，如何更改循环右移电路的连接？湖南工学院教案用纸 p.6 实验5 集成计数器设计(设计性实验)一、实验目的1.掌握用集成计数器构成任意进制计数器的方法；2.掌握MSI计数器使用
13、与功能测试方法；3.基于MSI计数器的任意进制计数器设计。二、实验设备与器材双列直插集成电路插座，逻辑电平开关，LED发光显示器，集成十进制计数器74LS192，四2输入与非门74LS00，连续脉冲源，单次脉冲源，导线三、实验内容与设计要求1. 自拟74LS192逻辑功能测试电路，并进行测试与记录；2. 采用反馈归零或反馈置数法，用一片74LS192和74LS00构成一个8进制计数器，实验方法与步骤自拟；3. 采用级联的方法，用两片74LS192和74LS00构成一个24进制计数器，实验方法与步骤自拟。四、设计提示1.基于MSI集成N计数器的任意M进制计数器的构成方法：MN：此时需要采用多片集
14、成N计数器通过级联和整体的清零或置数才能构成一个M进制计数器。整体的清零或置数信号在整个计数器的哪个状态产生，类似于MN时的情况；而多片集成N计数器的级联方法，主要有串行进位法级联和并行进位法级联两种。前者采用前一级的进位作为下一级的计数脉冲，后者各级加同一计数脉冲，但需要利用前一级的进位信号去控制下一级的计数。2. 74LS192引脚功能：双时钟集成十进制同步可逆计数器五、实验报告要求1.报告内容除实验名称、目的要求外，还必须画出设计电路，拟定实验步骤，并对实验记录数据进行整理，和实验结果分析，表达实验总结与体会等。2.说明任意进制计数器的构成方法；3.讨论实验中遇到的问题；4.在报告中回答：湖南工学院教案用纸 p.7 74LS192加计数时，应如何连接其、？如何实现秒、分时钟计数？湖南工学院教案用纸 p.8 实验6 555时基电路及其应用(综合性实验)一、实验目的1.熟悉555定时器结构、功能特点与应用；2.掌握555定时器构成施密特、单稳态触发器、多谐振荡器的方
