《存储系统扩展设计说明》由会员分享，可在线阅读，更多相关《存储系统扩展设计说明（15页珍藏版）》请在金锄头文库上搜索。
1、 . . . 摘要8086 CPU是使用广泛的16位微处理器。存储器是组成计算机系统的重要成分，按在计算机中作用分类，存储器可分为主存储器（存）、辅助存储器（外村）、高速缓冲存储器等在8086最小模式系统和最大模式系统中，8086CPU可寻址的最大存储空间为1MB。存储器的容量是指一块存储芯片上能存放的二进制位数，而微机的存储容量是指由多片存储芯片组成的存储容量，本实验是基于8086CPU工作在最小模式下将存储系统的扩充到最大即1MB，使用的存芯片为621024（128K*8位）静态RAM。关键词：8086CPU 存储系统 最小模式 . . . . 绪论 进入21世纪，信息社会发展的脚步越来也
2、快，对人才的需求也呈现出新的变化趋势。计算机也得到了迅猛的发展，科学家实现了计算机一代接一代的跨越性发展。作为自动化专业本科生，微机原理与接口技术是十分重要的课程。它是我们学习生活中不可或缺的一部分，计算机更是我们需要掌握的“第二语言”。所以对微机原理与接口技术的学习也显得十分重要。 本设计是基于8086CPU上的存扩充。8086项目起始于1976年5月，是英特尔公司当时更为看重的16位的iAPX 432微处理器的备份项目。8086一方面要与Motorola, Zilog, National Semiconductor等公司的16位、32位微处理器竞争市场份额，另一方面也是对Zilog Z80
3、在8位微处理器市场上的成功的回击。由于采用了与8085微处理器近似的微体系结构与物理实现工艺，8086项目进展相当快。 8086微处理器被设计为在汇编源程序上向前兼容8008, 8080, 8085等微处理器。指令集与编程模式是基于8080微处理器，但指令集做了扩展以完全支持16位计算。1 存储器扩展设计原理及方案选择1.1 原理介绍 设计要求将8086的存储系统扩展到最大，在8086最小系统和最大系统中，8086 CPU可寻址的最大存储空间为1MB，随机读写存储器在计算机系统中的功能主要是存储程序、变量等，在计算机运行过程中程序锁处理的变量可能要随时更新，甚至运行的程序都可能被系统动态删除以
4、腾出空间给其他进程这类信息用ROM来存储是不行的。通过RAM的扩展电路将8086的存储系统存扩展到1MB，在CPU中设置两个寄存器来实现存储器和CPU之间的数据传输：存储器地址寄存器（MAR）和存储器缓冲寄存器（MBR）。最后，编写测试程序，向扩展的存储单元写入数据并读出进行比较。1.2 方案选择 RAM的扩展分为位扩展和字扩展。位扩展是指存储芯片的字数满足要求而位数不够需要对每个存储单元的位数进行扩展，将地址线、控制线并联，数据线对应接到8086的数据线上。字扩展即地址扩展，用于存储芯片的位数满足要求而字数不够的情况，是对存储单元数量的扩展。根据片选信号产生的方法不同，字扩展分为线选法、局部
5、译码法和全译码法。线选法是地址线与存储器的地址线连接，余下的高地址分别作为各个存储器的片选。局部译码法是将高地址的一部分进行译码，产生哥哥存储器的片选。全译码法是高地址全部进行译码产生各个存储器的片选。 本次设计要求将存储器扩展到1MB，选择芯片为621024（128K*8位），它的位数为8位，需要地址线17根，所以选择方案为字扩展全译码法进行实验设计。2 存储系统扩展设计2.1 CPU系统设计2.1.1 CPU系统原理框图图1 CPU系统电路图以8086 CPU 构成的微型计算机系统，有最小模式和最大模式两种配置。最小模式是单机系统，系统中所需要的控制信号全部由8086 CPU本身直接提供；
6、最大系统可以构成多处理系统，系统中所需要的控制信号由总线控制器8288提供，本次设计CPU工作在最小模式下。图1为8086 CPU构成的最小模式系统配置图，整个CPU系统以8086微处理器为核心，经过地址锁存器74LS373后形成三种线（地址总线，数据总线，控制总线）结构。通过在总线上挂接上ROM，PAM和I/O接口，就构成微机了。该系统中，74LS373为地址锁存器。在8086系统中，地址线和数据线是复用的，这些复用的管脚在某时刻只能体现地址线或者数据线之一，所以在对存储器访问时，首先要将地址输出。此时，复用的管脚是地址线，然后利用地址锁存器保存这些地址。之后，这些管脚才是数据线，将数据读出
7、或者写入到存储器。在某一时刻，处理器把某个存储单元的地址发送到地址总线上，经锁存器将这些地址保存起来，只有这样，处理器才能把数据通过某些共享的管脚送到数据总线上，完成对存储器的读/写操作。所以，在8086最小模式系统中，数据缓冲器是不必要的。2.1.2 芯片74LS373介绍 74LS373为三态输出的八D透明锁存器， 373 的输出端 Q0Q7 可直接与总线相连，管脚图如图2所示。当三态允许控制端 OE 为低电平时，Q0Q7为正常逻辑状态，可用来驱动负载或总线。当 OE 为高电平时，Q0Q7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器部的逻辑操作不受影响。当锁存允许端 LE 为高电平
8、时，Q 随数据 D 而变。当 LE 为低电平时，D 被锁存在已建立的数据电平。当 LE 端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善 400mV。它的真值表见表1。引出端符号： D0D7 数据输入端 OE 三态允许控制端（低电平有效） LE 锁存允许端 Q0Q7 输出端图2 74LS373管脚图图3 74LS373部结构图表1 74LS373真值表DNLEOEQNHHLHLHLLXLLQ0XXH高祖态2.2 存储器扩展电路2.2.1 存储扩展电路原理图图4 存储电路电路图试验中共用了8个621024（128K*8位）芯片，每行两个为一组，其中一片存储第八位信息，接CPU数据线的D
9、0D7；另一片存储高八位信息，接CPU数据线的D8D15，如图连接，十七根地址线（A1A17）分别与八个SRAM连接，片选信号由A18，A19产生，由A0和选择偶片或者奇片RAM工作，表2给出了A0和逻辑组合所对应的8086CPU不同类型的数据操作。表2 A0和编码含义A0总线使用情况0016位数据总线上进行行字传送01高8位数据总线上进行字节传送10低八位数据总线上进行字节传送11无效2.2.2 芯片621024介绍 静态RAM是由MOS管组成的触发电路，每个触发器可以存放一位信息只要不掉电所储存的信息就不会丢失。因此，SRAM工作稳定，不必外加刷新电路，使用方便。621024RAM有131
10、072个存储单元，每个单元为8位字长。621024的引脚图如图1所示：图5 621024管脚图表3 621024管脚意义管脚符号A0 A16I/O0I/O7意义地址线双向数据线片选线1片选线2写允许线读允许线、的共同作用决定了芯片的运行方式，如表4所示。表4 621024 运行方式方式输出H未选中高阻态L未选中高阻态LHHH输出禁止高阻态LHLH读OUTLHL写IN2.2.4 74LS139译码电路 译码电路作用是将输入的一组二进制编码转换成为一个特定的输出信号，即：输入的一组高位地址信号通过转换，产生一个有效的输出信号，用于选中某一个存储芯片，聪而确定了该存储芯片在存中的地址围，设计中我们选
11、择74LS139构成译码电路74LS139 为两个2线4 线译码器，共有 54/74S139和 54/74LS139 两种线路结构型式，它的引脚图如图5所示。当选通端（G1）为低电平，可将地址端（A、B）的二进制编码在一个对应的输出端以低电平译出。 若将选通端（G1）作为数据输入端时，139 还可作数据分配器。真值表如表 4所示。图6 74LS139引脚图图7 74LS139部结构图 表5 74LS139真值表输入输出GBAY0Y1Y2Y3HXXHHHHLLLLHHHLLHHLHHLHLHHLHLHHHHHL2.2.5 存储器地址分配 用八片SRAM621024（128K*8）组成1MB的存储
12、器，各存储器地址的分配情况如表5所示：表5 存储器地址分配组别偶地址奇地址A19，A18A17A1地址围第一组A0=0Ao=10 000 0000 0000 0000 00011 1111 1111 1111 11100000H3FFFFH第二组A0=0A0=10 100 0000 0000 0000 00011 1111 1111 1111 111400000H7FFFFH第三组A0=0A0=11 000 0000 0000 0000 00011 1111 1111 1111 11180000HBFFFFH第四组A0=0A0=11 100 0000 0000 0000 00011 1111
13、1111 1111 111C0000HFFFFFH根据各存储器的地址分配可以得到该存储系统是从00000H开始到FFFFFH的1MB的存储空间。2.3 存储器读写程序2.3.1 存储器读写分析存储器“读”操作工作过程：（1） 送地址CPU通过地址总线将地址送入地址总线寄存器，并进行译码;（2） 发出“读”命令CPU通过控制总线将“存储器读”信号送入读/写控制电路;（3） 从存储器读出数据读/写控制电流根据“读”信号和片选信号选中存储体中的某一个存储单元，从该单元读出数据，送到数据缓存器，再经过数据总线送到CPU。存储器“写”操作工作过程：（1） 送地址 CPU通过地址总线将地址送入地址总线寄存
14、器，并进行译码;（2） 发出“写”命令CPU通过控制总线将“写”信号送入读/写控制电路;（3）写入数据到存储器读/写控制电流根据“写”信号和片选信号选中存储体中的某一个存储单元，将数据总线上的数据送到数据缓存器，在写入到选中的存储单元。2.3.2 读写存流程图图6 读写程序流程图2.3.3 存储扩展电路电路读写程序DATA SEGMENTMESSAGE DB ENTER A KEY TO SHOW THE CONTENS,ODH,OAH,$DATA ENDSSTACK SEGMENTSTA DW 50 DUP(?)TOP EQU LENGTH STASTACK ENDSCODE SEGMENT ASSUME
