《吉林省电子大赛AD转换器设计报告》由会员分享，可在线阅读，更多相关《吉林省电子大赛AD转换器设计报告（24页珍藏版）》请在金锄头文库上搜索。
1、 . . . 2012年省大学生电子设计竞赛A/D转换器（B题）2012年9月7日. . . . 摘 要 此设计是由输入电压信号（0-5V）、逐次比较型A/D转换器，单片机AT89C51控制单元，数码管显示部分组成。转换原理是在直接A/D转换器中，逐次比较型A/D转换器是目前采用最多的一种。逐次逼近转换过程与用天平称物重非常相似。天平称重过程是，从最重的砝码开始试放，与被称物体行进行比较，若物体重于砝码，则该砝码保留，否则移去。再加上第二个次重砝码，由物体的重量是否大于砝码的重量决定第二个砝码是留下还是移去。照此一直加到最小一个砝码为止。将所有留下的砝码重量相加，就得物体重量。仿照这一思路，逐
2、次比较型A/D转换器，就是将输入模拟信号与不同的参考电压做多次比较，使转换所得的数字量在数值上逐次逼近输入模拟量对应值。它由控制逻辑电路、数据寄存器、移位寄存器、DA转换器及电压比较器组成，其工作原理如下：电路由启动脉冲启动后，在第一时钟脉冲作用下，控制电路使移位寄存器的最高位置1，其他位置0，其输出经数据寄存器将10000，送入DA转换器DAC0832。DAC0832是8分辨率的D/A转换集成芯片。与微处理器完全兼容。这个DA芯片以其价格低廉、接口简单、转换控制容易等优点，在单片机应用系统中得到广泛的应用。DA转换器由8位输入锁存器、8位DAC寄存器、8位D/A转换电路及转换控制电路构成。关
3、键字： 逐次比较型，A/D转换器，DAC0832，单片机AT89C51，数码管目 录摘要11 A/D转换器的原理21.1 方案的比较与论证1.2 A/D转换器工作原理21.3 A/D转换器框图.31.4 A/D转换器的特点及设计电路图52 控制单元的AT89C51原理 2.1单片机AT89C51的引脚及工作原理 2.2显示部分四位一体共阳数码管原理2.3控制单元的电路原理图3 A/D转换电路的仿真与调试分析3.1 EWB软件简介83.2 电路仿真图4 参考文献265 附录1 A/D转换器的原理1.1 方案的比较与论证DAC0832进行D/A转换，可以采用两种方法对数据进行锁存。 第一种方法是使
4、输入寄存器工作在锁存状态，而DAC寄存器工作在直通状态。具体地说，就是使 和 都为低电平，DAC寄存器的锁存选通端得不到有效电平而直通；此外，使输入寄存器的控制信号ILE处于高电平、 处于低电平，这样，当 端来一个负脉冲时，就可以完成1次转换。 第二种方法是使输入寄存器工作在直通状态，而DAC寄存器工作在锁存状态。就是使 和 为低电平，ILE为高电平，这样，输入寄存器的锁存选通信号处于无效状态而直通；当 和 端输入1个负脉冲时，使得DAC寄存器工作在锁存状态，提供锁存数据进行转换。 根据上述对DAC0832的输入寄存器和DAC寄存器不同的控制方法，DAC0832有如下3种工作方式： 单缓冲方式
5、。单缓冲方式是控制输入寄存器和DAC寄存器同时接收资料，或者只用输入寄存器而把DAC寄存器接成直通方式。此方式适用只有一路模拟量输出或几路模拟量异步输出的情形。 双缓冲方式。双缓冲方式是先使输入寄存器接收资料，再控制输入寄存器的输出资料到DAC寄存器，即分两次锁存输入资料。此方式适用于多个D/A转换同步输出的情节。 直通方式。直通方式是资料不经两级锁存器锁存，即 CS*，XFER* ，WR1* ，WR2* 均接地，ILE接高电平。此方式适用于连续反馈控制线路和不带微机的控制系统，不过在使用时，必须通过另加I/O接口与CPU连接，以匹配CPU与D/A转换。 引脚分布图由于它的转换速度快，所以选择
6、DAC0832。1.2 A/D转换器工作原理在直接A/D转换器中，逐次比较型A/D转换器是目前采用最多的一种。逐次逼近转换过程与用天平称物重非常相似。天平称重过程是，从最重的砝码开始试放，与被称物体行进行比较，若物体重于砝码，则该砝码保留，否则移去。再加上第二个次重砝码，由物体的重量是否大于砝码的重量决定第二个砝码是留下还是移去。照此一直加到最小一个砝码为止。将所有留下的砝码重量相加，就得物体重量。仿照这一思路，逐次比较型A/D转换器，就是将输入模拟信号与不同的参考电压做多次比较，使转换所得的数字量在数值上逐次逼近输入模拟量对应值。n为逐次比较型A/D转换器框图如图1所示。它由控制逻辑电路、数
7、据寄存器、移位寄存器、DA转换器及电压比较器组成，其工作原理如下：电路由启动脉冲启动后，在第一时钟脉冲作用下，控制电路使移位寄存器的最高位置1，其他位置0，其输出经数据寄存器将10000，送入DA转换器。输入电压首先与DA转换器输出电压（/2）相比较，如/2，比较器输出为1，若/2，则为0。比较结果存于数据寄存器的位。然后在第二个CP作用下，移位寄存器的次高位置1，其他低位置0。如最高位已存1，则此时=（3/4）。于是再与（3/4）相比较，如（3/4），则次高位存1，否则=0；如最高位为0，则=/4，与比较，如/4，则位存1，否则存。以此类推，逐次比较得到输出数字量。1.2 A/D转换器框图图
8、1逐次比较型A/D转换器框图为进一步理解助逐次比较A/D转换器的工作原理及转换过程，下面用实例加以说明。 设图1电路为8位A/D转换器，输入模拟量=6.84V，DA转换器基准电压=-10V。 根据逐次比较DA转换器的工作原理，可画出在转换过程重CP、启动脉冲、 及DA转换器输出电压的波形，如图2所示。 由图2可见，当启动脉冲低电平到后来转换开始。在第一个CP作用下，数据寄存器将=10000000送入DA转换器，其输出电压=5V，与与比较，存1；第二个CP到来时，寄存器输出=11000000，为7.5V, 再与7.5V比较，因为7.5V，所以存0；输入第三个CP时，=20200000，=6.25
9、V；再与比较,如此重复下去，经8个时钟周期，转换结束。由图的波形可见，在逐次比较的过程中，与输出数字量对应的模拟电压逐渐逼近值，最后得到A/D转换器转换结果为10101111。该数字量所对应的模拟电压为6.8359375V，与实际输入的模拟电压6.84V的相对误差仅为0.06%。图2 8位逐次比较型A/D转换器波形图1.3 A/D转换器的特点及设计电路特点(1)转换速度：(n+1)Tcp.速度快。(2)调整VREF，可改变其动态围。设计电路 图3 4位逐次比较型A/D转换器的逻辑电路电路工作如过程如下：当启动脉冲上升沿到来后，被清零，置1，的高电平开启门，时钟CP脉冲进入移位寄存器。在第一个C
10、P脉冲作用下，由于移位寄存器的置数使能端F已由0变1，并行输入数据ABCDE置入，=01111。的低电平使数据寄存器的最高位置1，即=1000。DA转换器将数字量1000转化为模拟电压，送入比较器C与输入模拟电压比较，若输入电压，则比较器C输出为1，否则为0。比较结果送。 第二个CP脉冲到来后，移位寄存器的串行输入端S为高电平，由0变1，同时最高位的0移至次高位。于是数据寄存器的由0变1，这个正跳变作为有效触发信号加到的CP始端的电平得以在保存下来。此时，由于其他触发器无正跳变脉冲，的信号对它们不起作用。变1后建立了新的DA转换器的数据，输入电压再与其输出电压相比较，比较结果在第三个时钟脉冲作
11、用下存于。如此进行，直到由1变0，使由1变0后将封锁，转换完毕。于是电路的输出端得到与输入电压成正比的数字量。 由以上分析可见，主次比较型A/D转换器完成一次转换所需时间与其位数和时钟脉冲频率有关，位数愈少，时钟频率越高，转换所需时间越短。这种A/D转换器具有转换速度快，精度高的特点。 常用集成逐次比较型A/D转换器有ADC0808/0809系列（8位）、AD575（10位）、AD574A（12位）等。2控制单元的AT89C51原理2.1单片机AT89C51的引脚及工作原理AT89C51是美国ATMEL公司生产的低电压，高性能CMOS 8位单片机，片含4k bytes存储器和128bytes的
12、随机存取数据存储器（RAM）。主要性能参数（1）4k字节可重擦写周期（2）1000次擦写周期（3）全静态操作：0Hz-24MHz（4）AT89C51是一种带4K字节闪烁可编程可擦除只读存储器（FPEROMFalshProgrammableandErasableReadOnlyMemory）的低电压，高性能CMOS8位 微处理器，俗称单片机。（4）管脚说明：VCC：供电电压。GND：接地。P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0口
13、作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 P1口：P1口是一个部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 P2口：P2口为一个部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于部上拉的缘故。P2口当用于外部程序存储器或16位地址外
14、部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。P3口：P3口管脚是8个带部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。P3口也可作为AT89C51的一些特殊功能口，如下表所示：口管脚备选功能P3.0RXD（串行输入口） P3.1TXD（串行输出口） P3.2/INT0（外部中断0）P3.3/INT1（外部中断1） P3.4T0（记时器0外部输入）P3.5T1（记时器1外部输入）P3.6/WR（外部数据存储器写选通）P3.7/RD（外部数据存储器读选通）P3口同时为闪烁编程和编程校验接收一些控制信号。 RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外
