《数字电路逻辑设计 第3章 逻辑门电路课件》由会员分享，可在线阅读，更多相关《数字电路逻辑设计 第3章 逻辑门电路课件（49页珍藏版）》请在金锄头文库上搜索。
1、与非门的逻辑功能： 输入有“0”，输出为“1” 输入全为“1”，输出才为“0”,或非门的逻辑功能： 输入有“1”，输出为“0” 输入全为“0”，输出才为“1”,异或门的逻辑功能： 输入相同，输出为“0” 输入不同，输出为“1”,F=AB,知 识 回 顾,F=AB,？,内部电路是什么样的，如何实现相应的逻辑功能？,内部电路不同，逻辑功能相同，如何正确使用？,？,知 识 回 顾,第三章 逻辑门电路,3.1 半导体器件的开关特性,3.3 TTL逻辑门电路,3.4 MOS逻辑门电路,3.2 基本逻辑门电路,PN结的构成,半导体材料经不同掺杂过程，可使其内部的电子和空 穴的浓度各不相同。 浓度大的称为多
2、数载流子，浓度小 的称为少数载流子。 多子为电子的是N型材料；多子为空穴的是P型材料。 晶体二极管和三极管由P型和N型半导体材料复合而 成，P型和N型半导体材料贴在一起，其接合部称为结。 二极管有一个结，三极管有两个结。,3.1 半导体器件的开关特性,1、二极管的开关特性,3.1 半导体器件的开关特性,ui0V时，二极管截止，如同开关断开，uo0V。,ui5V时，二极管导通，如同0.7V的电压源，uo4.3V。,Ui0.5V时，二极管截止，iD= - Is 。,Ui0.5V时，二极管导通。,iD= Is ( e q v / k T - 1 ),二极管的瞬态开关特性,反向恢复时间是影响二极管开关
3、特性的主要因素,2、三极管的开关特性,3.1 半导体器件的开关特性,三极管的符号及结构图如图所示： 三个极基极（b）、发射极（e）、集电极（c）。 两个PN结发射结、集电结。,UBE= VI - RBIB,VO= UCE= VCC - RCIC,截止状态,饱和状态,iBIBS,ui=0.5V,uo=+VCC,ui=UIH,uo=0.3V,饱和区,截止区,放,大,区,ui=0.3V时，因为uBE0.5V，iB=0，三极管工作在截止状态，ic=0。因为ic=0，所以输出电压：,ui=1V时，三极管导通，基极电流：,因为0iBIBS，三极管工作在放大状态。iC=iB=500.03=1.5mA，输出电
4、压：,三极管临界饱和时的基极电流：,uo=uCE=UCC-iCRc=5-1.51=3.5V,uo=VCC=5V,ui3V时，三极管导通，基极电流：,而,因为iBIBS，三极管工作在饱和状态。输出电压：,uoUCES0.3V,三极管瞬态开关特性,延迟时间,上升时间,存储时间,下降时间,对上升沿： 三极管从截止到导通，称为开通时间TON 它包括： TON = Td + Tr 延迟时间TD，主要对应位垒电容的充电过程。 上升时间TR，主要对应扩散电容的充电过程。,对下降沿： 三极管从导通到截止，称为关断时间TOFF 它包括： TOFF = TS + Tf 存储时间TS，主要对应扩散电容的放电过程。
5、下降时间Tf，主要对应位垒电容的放电过程。,一、二极管与门和或门电路 1与门电路,3.2 基本逻辑门电路,2或门电路,二、三极管非门电路,二极管与门和或门电路的缺点：,（1）在多个门串接使用时，会出现低电平偏离标准数值的情况。 （2）负载能力差。,解决办法： 将二极管与门（或门）电路和三极管非门电路组合起来。,三、DTL与非门电路,工作原理： （1）当A、B、C全接为高电平5V时，二极管D1D3都截止，而D4、D5和T导通，且T为饱和导通， VL=0.3V，即输出低电平。 （2）A、B、C中只要有一个为低电平0.3V时，则VP1V，从而使D4、D5和T都截止，VL=VCC=5V，即输出高电平。
6、 所以该电路满足与非逻辑关系，即：,3.3 TTL集成逻辑门电路,一、TTL与非门的基本结构及工作原理 1TTL与非门的基本结构,TTL与非门的基本结构,一TTL与非门的工作原理,（1）输入全为高电平3.6V时。 T2、T3饱和导通，,实现了与非门的逻 辑功能之一： 输入全为高电平时， 输出为低电平。,由于T2饱和导通，VC2=1V。,T4和二极管D都截止。,由于T3饱和导通，输出电压为： VO=VCES30.3V,该发射结导通，VB1=1V。T2、T3都截止。,（2）输入有低电平0.3V 时。,实现了与非门的逻辑 功能的另一方面： 输入有低电平时， 输出为高电平。,忽略流过RC2的电流，VB
7、4VCC=5V 。,由于T4和D导通，所以： VOVCC-VBE4-VD =5-0.7-0.7=3.6（V）,综合上述两种情况，该电路满足与非的逻辑功能，即：,二、TTL与非门的开关速度,1TTL与非门提高工作速度的原理 （1）采用多发射极三极管加快了存储电荷的消散过程。,（2）采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。,2TTL与非门传输延迟时间tpd,导通延迟时间tPHL从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。,一般TTL与非门传输延迟时间tpd的值为几纳秒十几个纳秒。,截止延迟时间tPLH从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。,与非
8、门的传输延迟时间tpd：,三、TTL与非门的电压传输特性及抗干扰能力,1电压传输特性曲线： Vo=f（Vi）,ab段：截止区 Vi1.3v以后，T4开始导通，V0加速下降。 de段：饱和区 VI增大，T4饱和。,（1）输出高电平电压VOH在正逻辑体制中代表逻辑“1”的输出电压。VOH的理论值为3.6V，产品规定输出高电压的最小值VOH（min）=2.4V。 （2）输出低电平电压VOL在正逻辑体制中代表逻辑“0”的输出电压。VOL的理论值为0.3V，产品规定输出低电压的最大值VOL（max）=0.4V。 （3）关门电平电压VOFF是指输出电压下降到VOH（min）时对应的输入电压。即输入低电压的
9、最大值。在产品手册中常称为输入低电平电压，用VIL（max）表示。产品规定VIL（max）=0.8V。,2几个重要参数,（4）开门电平电压VON是指输出电压下降到VOL（max）时对应的输入电压。即输入高电压的最小值。在产品手册中常称为输入高电平电压，用VIH（min）表示。产品规定VIH（min）=2V。,（5）阈值电压Vth电压传输特性的过渡区所对应的输入电压，即决定电路截止和导通的分界线，也是决定输出高、低电压的分界线。 近似地：Vth（VOFF+VON )/2 即ViVth，与非门关门，输出高电平； ViVth，与非门开门，输出低电平。 Vth又常被形象化地称为门槛电压。Vth的值为1
10、.3V1.V。,低电平噪声容限 VNLVOFF-VOL（max）0.8V-0.4V0.4V 高电平噪声容限 VNHVOH（min）-VON2.4V-2.0V0.4V,TTL门电路的输出高低电平不是一个值，而是一个范围。,3抗干扰能力,同样，它的输入高低电平也有一个范围，即它的输入信号允许一定的容差，称为噪声容限。,由表达式可见，Voff越大，Von越小（或两者越接近）噪声容限越大，抗干扰能力越强。,四、TTL与非门输入特性 1、 输入电压与输入电流的关系,VI=0 时，I i =I IS ,称为输入短路电流。与非门的IIS 是前级的负载灌电流，约1.6mA AB段：T4截止，T1饱和，T2先截
11、止后导通，I i 较大，略有减小。 BC段：T4开始导通，T1 倒置放大态，电流反向且减小。,输入端直接接地，是输入恒为低电平的情况。得到输入短路电流。 有时将输入端下拉一个电阻RI接地，一般作为缺省低电平。要注意RI的取值，只有RI在小于某一阻值时，才能保证输入低电平小于Voff。 如果RI值大于某一数值，即使接地，也不能保证输出高电平的幅度。,RI越大，P点向右方移动 Ii 减小，VI加大，不能大于关 门电平。,多余输入端的接法：为避免串入干扰，不用的输入不应悬空。,接为高电平或并联使用。,2、TTL与非门的输出特性, 与非门处于开态时，输出低电平，此时T4饱和，输出电流IO从负载流进T4
12、，形成灌电流；当灌电流增加时，T4饱和程度减轻，因而UO随IO增加略有增加。T4输出电阻约1020。 若灌电流很大，使T4脱离饱和进入放大状态，UO将很快增加，这是不允许的。通常为了保证UO0.35V，应使IO25mA。, 与非门处于关态时，输出高电平。此时T4截止，负载电流为拉电流，从特性曲线可见，当拉电流增加时，故UO将降低。因此，为了保证稳定地输出高电平，要求负载电流IO14mA，允许的最小负载电阻RL约为170。,3、空载功耗 P = VCC IE 与非门不接负载时，电源电压与电源总电流的乘积称为空载功耗。 分两种情况： 空载导通功耗PL：输出低电平，T4饱和（T1倒置，T2导通，T3
13、、D4截止），约为16mw。 空载截止功耗PH：输出高电平，T4截止（T1饱和，T2截止，T3、D4导通），约为5mw。 平均功耗 P = （ PL + PH）/ 2 约为10mw。,值得注意的是，在开关状态转换的瞬间，由于所有管子都处于导通状态，瞬间总电流很大，约32mA。因此：考虑极限电流时，不能只计算稳态电流。 工作频率高，转换次数多，瞬时功耗大，散热问题。,五、TTL与非门的带负载能力,1输入低电平漏电流IIL与输入高电平漏电流IIH（1）输入低电平漏电流IIL是指当门电路的输入端接低电平时，从门电路输入端流出的电流。,可以算出：,产品规定IIL1.6mA。,（2）输入高电平漏电流II
14、H是指当门电路的输入端接高电平时，流入输入端的电流。 有两种情况:,（a）所有输入端均接高 T1倒置放大 ，IIH= i IB1 其中 i 为倒置放大倍数，很小，约0.05， 所以IIH很小。（IIH指流过接高输入端的电流）,(b) 输入端有高有低 因有高电平输入，仍可与基极，集电极构成倒置放 大，所以倒置放大电流仍存在 i IB1 。 另外，高电平输入端（作为集电极）、基极和低电平 输入端（作为发射极）构成寄生晶体管，放大倍数为 j, j值也很小。 总之，IIH = （ I + j ） IB1 约50,（1）灌电流负载当驱动门输出低电平时，电流从负载门灌入驱动门。,2带负载能力,当负载门的个
15、数增加，灌电流增大，会使T3脱离饱和，输出低电平升高。因此，把允许灌入输出端的电流定义为输出低电平电流IOL，产品规定IOL=16mA。由此可得出:,NOL称为输出低电平时的扇出系数。,（2）拉电流负载当驱动门输出高电平时，电流从驱动门拉出,流至负载门的输入端。,NOH称为输出高电平时的扇出系数。,产品规定:IOH=0.4mA。 由此可得出：,拉电流增大时，RC4上的压降增大，会使输出高电平降低。因此，把允许拉出输出端的电流定义为输出高电平电流IOH。,一般NOLNOH，常取两者中的较小值作为门电路的扇出系数，用NO表示。,六、TTL与非门举例7400,7400是一种典型的TTL与非门器件，内
16、部含有4个2输入端与非门，共有14个引脚。引脚排列图如图所示。,七、 TTL门电路的其他类型,1非门,A=0时，T2、T3截止，T4导通，L=1。,A=1时，T2、T3导通，T4截止，L=0。,2或非门,A、B中只要有一个为1，即高电平，如A1，则iB就会经过T1集电结流入T2基极，使T2、T3饱和导通，输出为低电平，即L0。,AB0时，iB、iB均分别流入T1A、T1B发射极，使T2A、T2B、T3均截止，T4导通，输出为高电平，即L1。,3与或非门,A1和A2都为高电平（T2A导通）、或B1和B2都为高电平（T2B导通）时，T3饱和导通、T4截止，输出L=0。, A1和A2不全为高电平、并且B1和B2也不全为高电平（T2A和T2B同时截止）时，T3截止、T4饱和导通，输出L=1。,与门,或门,异或门,在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与。普通的TTL门电路
