《数字电子技术 第四章、组合逻辑电路课件》由会员分享，可在线阅读，更多相关《数字电子技术 第四章、组合逻辑电路课件（61页珍藏版）》请在金锄头文库上搜索。
1、第四章 组合逻辑电路,4.2 组合逻辑电路的分析与设计,4.3 加法器,4.6 数据选择器,4.1 概述,4.4 编码器,4.5 译码器和数值分配器,组合电路,时序电路,功能：输出只取决于 当前的输入,逻辑电路,组成：门电路，不存在记忆元件,功能：,输出取决于,当前的输入,原来的状态,组成：,组合电路,记忆元件,4.1 组合逻辑电路的概述,分析：,给定 逻辑图,得到 逻辑功能,分析,4.2 组合逻辑电路的分析和设计,1、由给定的逻辑图逐级写出逻辑式。,分析步骤:,2、对逻辑式进行化简：,3、列出输入输出状态表并得到逻辑功能。,卡诺图法,公式化简法,最简 与或式,一、 组合逻辑电路的分析,1,2
2、,3,4,5,一）逐级写逻辑式：,例,分析下图的逻辑功能。,二）对逻辑式进行化简：,（德 摩根定理）,（德 摩根定理）,异或功能：,三）列真值表：,异或门,设计：,给定 逻辑功能,画出 逻辑图,设计,二、组合逻辑电路的设计,1.指定实际问题的逻辑含义，列出真值表，写出逻辑表达式。,2.用逻辑代数或卡诺图对逻辑表达式进行化简。,3.列出输入输出状态表并画出逻辑电路图。,设计步骤：,设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。,1.首先指明逻辑符号取“0”、“1”的含义。三个按键A、B、C按下时为“1”，不按时为“0”
3、。输出量为 F，多数赞成时是“1”，否则是“0”。,2.根据题意列出逻辑状态表。,例,逻辑状态表,用卡诺图化简,3.画出卡诺图：,4.根据逻辑表达式画出逻辑图。,举例：A=1101, B=1001, 计算A+B,0,1,1,0,1,0,0,1,1,加法运算的基本规则：,（1）逢二进一。,（2）最低位是两个数最低位的相加，不需考虑进位。,（3）其余各位都是三个数相加，包括加数、被加数和低位来的进位。,（4）任何位相加都产生两个结果：本位和、向高位的进位。,4.3 加法器,两个一位二进制数相加，只求本位和 ，不考虑低位的进位信号。,变量只取0和1;,逢二进位。,二进制加法：,1 + 1,0,本位加
4、数,S:本位和,1,C :进位,一、半加器,逻辑图,逻辑符号,逻辑式,真值表,A-加数；B-被加数；S-本位和；C-进位。,二、全加器,an-加数；bn-被加数；cn-1-低位的进位；sn-本位和；cn-进位。,逻辑状态表,既考虑加数、被加数又考虑低位的进位位。,假若：,全加器：,逻辑图,逻辑符号,管 脚 图,甩空,甩空,全加器74LS183双全加器：,用两片74LS183构成四位串行进位加法器。,三、加法器,1、串行进位加法器。,每位全加器相加的结果必须等到低位产生的进位信号输入后才能相加。,例,c-1,用74LS183 构成的逻辑图：,串行进位,向高位的进位,其它组件：,SN74H83-四
5、位串行进位全加器。,SN74283-四位超前进位全加器。,二进制代码,功能：将电路某种特定的状态 （高电平或低电平）,（译码的逆过程）,转 换,4.4 编码器,二十进制编码器框图：,编 码 器,拨码盘 产生,二进制代码 (BCD),二十进制编码器设计,1、由逻辑功能,列出真值表(输入高电平有效):,2、由表写逻辑式,并化为最简式。,1 1,1 1 1 1,1 1,1 1,1,1,1,1,1,或运算形式,3、用与非门实现：化成与非与非式,与非-与非式,用一级与非门实现。,用与非门实现的逻辑图:,拨的是低电平，用一级与非门实现。,0 1 0 0,（低）,（高）,用与非门实现的逻辑图:,拨的是低电平
6、，用一级与非门实现。,7,1 1 1 0,译码是编码的逆过程，即将某个二进制翻译成电路的某种状态。,译 码 器,Y0,Y1,Y2,Y9,二进制代码 (BCD),一组高低电平信号,译码,4.5 编码器和数据分配器,将n种输入的组合译成2n种电路状态。也叫n-2n线译码器。,译码器的输入：一组二进制代码,译码器的输出：一组高低电平信号,一、二进制译码器,2-4线译码器74LS139的内部线路,归纳：,管 脚 图,双2-4线译码器组件 74LS139：（其中含两个2-4译码器）,输 入,输 出,使能端,使能端,输 入,输 出,+5V,地,例：利用24线译码器分时传送数据。,2-4线 译码器,三态门,
7、三态门,三态门,三态门,总 线,脱离 总线,数据,=0 =0,0 0,0 1,1 0,1 1,0 0,0 1,1 0,1 1,0 0,24线译码器：,3线 8线译码器,管 脚 图,+5V,地,74LS138功能表：,允许端,选 择,输 出 端,C B A, 1 1 1 1 1 1 1 1 1,0 1 1 1 1 1 1 1 1,1 0 0 0 0 0 1 1 1 1 1 1 1,1 0 0 0 1 1 0 1 1 1 1 1 1,1 0 0 1 0 1 1 0 1 1 1 1 1,1 0 0 1 1 1 1 1 0 1 1 1 1,1 0 1 0 0 1 1 1 1 0 1 1 1,1 0 1
8、 0 1 1 1 1 1 1 0 1 1,1 0 1 1 0 1 1 1 1 1 1 0 1,1 0 1 1 1 1 1 1 1 1 1 1 0,74LS138 输入输出波形关系：,译码显示系统:,BCD 数码,显示 译码器,数码 显示器,二、显示译码器,数字系统中，常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。,七段显示器: 用七个发光字段构成 0 9 十个数字。,每个字段为发光二极管,a,b,c,d,f,g,e,74LS48：BCD七段译码器/驱动器,管 脚 图,74LS48 功能表,0001 0 1 1 0 0 0 0,0010 1 1 0 1 1 0 1,0000
9、1 1 1 1 1 1 0,连接： 74LS48与 七段显示器,（共阴极）,译码显示系统：,共阴极七段显示器工作示意图：,“1”,连接： 74LS48与 七段显示器,（共阴极）,译码显示系统：,A0,A1,D3,D2,D1,D0,W,控制信号,输入信号,输出信号,数据分配器类似波段开关。选择哪一路信号由相应的一组控制信号控制。,三、数据分配器,根据地址信号的要求，将一路数据分配到指定输出通道上的电路，称为数据分配器。,四、数据分配器的应用,数据分配器可以看成是译码器的特例应用,由译码器构成路数据分配器,例,(a)输出原码,(b)输出反码,从一组数据中选择一路信号进行传输的电路，称为数据选择器。
10、,控制信号,输入信号,输出信号,数据选择器类似多路开关。选择哪一路信号由相应的一组控制信号控制。,4.6 数据选择器,从n个数据中选择一路传输，称为一位数据选择器。从m组数据中各选择一路传输，称为m位数据选择器。,控制信号,四二选一选择器,真值表,逻辑表达式,地址变量,输入数据,由地址码决定从路输入中选择哪路输出。,一、4选1数据选择器,逻辑图,集成双4选1数据选择器74LS153,二、集成数据选择器,集成8选1数据选择器74LS151,74LS151的真值表,基本原理,数据选择器的主要特点：,（1）具有标准与或表达式的形式。即：,（2）提供了地址变量的全部最小项。,（3）一般情况下，Di可以
11、当作一个变量处理。,因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。,三、数据选择器的应用,用数据选择器实现函数：,例,选用8选1数据选择器74LS151,设A2=A、A1=B、A0=C,求Di,画连线图,本章小结,一、组合电路的分析方法:,二、组合电路（用门电路构成）的设计方法：,逻辑式,卡诺图,最简与或式,列真值表,与或门实现,与非门实现,逐级写出逻辑式,化简,最简式,得到,逻辑功能,三、典型电路和常用组合逻辑电路及其芯片,1. 编码器,2. 译码器,通用译码器：,显示译码器：,3. 加法器,全加器,半加器,4. 数码分配器,5. 数据选择器：74LS153 （双4选1）,74LS47(共阳极)74LS48(共阴极) 74LS49(共阴极、集电极开路),：74LS183（双全加器）,74LS139（双2-4线） 74LS138（3-8线）,
