微机原理课件 第五章 存储器暗灰

《微机原理课件 第五章 存储器暗灰》由会员分享，可在线阅读，更多相关《微机原理课件 第五章 存储器暗灰（65页珍藏版）》请在金锄头文库上搜索。

1、第五章 存储器,主要内容有： 1. 存储器分类（了解） 2. 随机存取存储器RAM（了解） 3. 只读存储器（了解） 4. CPU与存储器的连接（重点） 5. 存储器空间的分配和使用（了解）,第五章 存储器,5-1 存储器分类,一、按用途分类 按存储器用途分类，可以分成内部存储器和外部存储器。,1.内部存储器,2.外部存储器,二、按存储器性质分类 内存按存储器性质分类通常分为随机存取存储器（RAM）和只读存储器（ROM）。,1. RAM随机存取存储器（Random Access Memory）,CPU能根据RAM的地址将数据随机地写入或读出。电源切断后，所存数据全部丢失。通常我们所说的计算机内

2、存容量有多少字节，均是指RAM存储器的容量。按照集成电路内部结构的不同，RAM又分为两种：,（1）SRAM静态RAM（Static RAM）,（2）DRAM动态RAM（Dynamic RAM）,2. ROM只读存储器（Read Only Memory）,（1）PROM可编程ROM（Programmable ROM）,（2）EPROM可擦除、可编程ROM （Erasable PROM）,（3）EEPROM电可擦除可编程ROM （Electrically Erasable PROM）,5-2 随机存取存储器RAM,一、静态随机存取存储器SRAM,1.静态RAM的构成,静态RAM存储一位信息的单元电

3、路可以用双极型器件构成，也可以用MOS器件构成。静态RAM的单元电路通常是由6个MOS管子组成的双稳态触发器电路，可以用来存储信息0或1，只要不掉电，0或1状态能一直保持，除非重新通过写操作写入 新的数据。同样对存储器单元信息的读出过程也是非破坏性的，读出操作后，所保存的信息不变。,使用静态RAM的优点是访问速度快，访问周期达2040ns。静态RAM工作稳定，不需要进行刷新，外部电路简单，但基本存储单元所包含的管子数目较多，且功耗也较大，它适合在小容量存储器中使用。,静态RAM通常由地址译码器、存储矩阵、控制逻辑和三态数据缓冲器组成，存储器芯片内部结构框图如图5-2所示。,（1）存储矩阵,（2

4、）地址译码器,（3）控制逻辑与三态数据缓冲器,2.静态RAM的例子,二、动态随机存取存储器DRAM,1.动态RAM的构成,图5-4 单管动态RAM基本存储单元,动态RAM依靠电容存储电荷来 决定存放信息是1或0。图5-4以单管 动态RAM为例说明其工作原理。,读操作时先由行地址译码，某行选择信号为高电平时，此行上管子Q导通，由刷新放大器读取电容C上的电压值折合为0或1，再由列地址译码，使某列选通。行和列均选通的基本存储单元允许驱动，并读出数据，读出信息后由刷新放大器对其进行重写，以保存信息。,写操作时，行和列的选择信号为1，基本存储单元被选中，数据输入/输出线送的信息通过刷新放大器和Q管送到电

5、容C，数据写入存储单元。,2. 动态RAM的刷新,3.动态RAM的例子,三、存储器的工作时序,1.静态RAM器件对存储器读周期和写周期时序,为了使存储器与CPU很好地配合构成一个微型计算机系统，存储器芯片的工作时序应和CPU的读/写时序密切配合，因此有必要分析一下存储器的工作时序。选择存储器时最重要的参数是存取时间，在存储器读周期中，具体是指读取时间，在存储器写周期中，就是指写入时间。访问存储器所需要的时间是指存储器接收到稳定的地址输入到读/写操作所需时间，访问时间的长短与存储器制造工艺有关，例如用双极型技术制造的器件速度快，但功耗大，价格贵，用互补金属氧化物半导体技术制造的器件功耗低，但速度

6、慢。,图5-7 给出了静态RAM存储器对读/写周期的时序要求。,tA：读取时间，地址有效到 数据读出有效之间的时间。 tCO：片选到稳定输出，从 片选信号有效到数据输 出稳定的时间，一般tA tCO tCX：片选到输出有效，从 /CS片选信号有效到数据输 出有效的时间。 tAR：读恢复时间，输出数据 有效之后，存储器不能立即 输入新的地址来启动下一次 读操作，因为存储器在输出数据后要有一定的时间来内部操 作，这段时间称恢复时间。 tRC：存储器的读周期，是指启动一个读操作到启动下一次内 存操作（读或写）之间所需要的时间， tRC = tA + tAR。,存储器对读周期的时序要求是：,（1）CP

7、U送出存储单元地址（图中A点），读周期开始， 读周期比读取时间长，为了保证tA时间后，读出数据在数 据线上稳定，要求地址信号有效后，不超过tA tCO的时间 段中，片选信号 有效。若 不能及时到达，则tA之后 可能数据仅出现在内部内部数据总线上，而不能将数据送 到系统总线上。,（2）输出数据有效后（图中C点），只要地址信号和输出 允许信号没有撤消，输出数据一直保持有效。,（3）在整个读周期，要求R/ 应保持高电平。,存储器对写周期时序要求，如图5-7（b）所示。,（2）从片选信号有效到CPU要求的数据稳定之间的时间 间隔必须大于tCO ，否则外部电路必须产生 信号， 迫使CPU插入周期TW来满

8、足上面的时间要求。,（1）从地址信号有效到CPU要求的数据稳定之间的时间 间隔必须大于tA 。,在存储器芯片和CPU连接时,必须保证下面时间要求：,图5-7 （b）存储器的写周期,四、高速缓冲存储器,图5-9所示，CACHE RAM是位于CPU和主存储器之间容量小而速度快的存储器，通常由SRAM组成。可以把CACHE看作是主存储器中面向CPU的一组高速暂存寄存器，它保存有一份主存储器的内容拷贝，该内容拷贝是最近曾被CPU使用过的。,5-3 只读存储器,根据ROM信息写入的方式，ROM分为4种:,1.掩膜型ROM,2.可编程只读存储器PROM,3.可擦除可编程只读存储器EPROM,4.电可擦除的

9、可编程只读存储器EEPROM,一、掩膜型ROM,掩膜型ROM中信息是厂家根据用户给定的程序或数据对芯片图形掩膜进行两次光刻而决定的。这类ROM可由二极管、双极型晶体管和MOS型晶体管构成，在数量较少时，掩膜ROM造价很贵，如果进行批量生产，就相当便宜了。适用于计算机系统开发完成后，大批量使用。,二、可编程ROM（PROM）,可编程只读存储器的内容可以由用户编写，但只允许编程一次。PROM由二极管矩阵组成，用可熔金属丝连接存储单元发射极，出厂时所有管子的熔丝都是连着的。,三、可编程可擦除ROM（EPROM）,1.EPROM工作原理,掩膜型ROM和PROM中的内容一旦写入，就无法改变，而EPROM

10、却允许用户根据需要对它编程，且可以多次进行擦除和重写，因而EPROM得到了广泛的应用。,实现EPROM的技术是浮栅雪崩注入式技术，信息存储由电 荷分布决定，MOS管的栅极被SiO2包围，称为浮置栅，控制栅 连到字线。平时浮置栅上没有电荷，若控制栅上加正向电压使 管子导通，则ROM存储信息为1。EPROM的存储单元电路原 理图如图5-11（a）所示。,编程写入时若在漏极和衬底 、漏极和源极间加上+25V电 压，使内部PN结反向击穿， 形成较大的电流，部分电荷 会在浮置栅上捕获注入。当 电压移去后由于绝缘层的包 围，注入的电荷无法泄露， 相当于管子开启电压提高， 控制栅上加上正向电压 （+5V）后

11、，管子仍截止，ROM存储信息为0。,2.EPROM的例子,四、电可擦除可编程ROM（EEPROM）,EPROM尽管可以擦除后重新进行编程，但擦除时需用紫外线光源，使用起来仍然不大方便。电可擦除的可编程ROM，简称EEPROM，它的外形管脚与EPROM相似，仅擦除过程不需要用紫外线光源。它是采用电脉冲进行擦除。,5-4 CPU与存储器的连接,在CPU对存储器进行读写操作时，首先在地址总线上给出地址信号，然后发出相应的读或写控制信号，最后才能在数据总线上进行数据交换，所以CPU与存储器的连接包 括地址线、数据线和控制线的连接等三个部分。在连接时要考虑以下几个问题：,（1）CPU总线的负载能力,（2

12、）CPU的时序和存储器存取速度之间的配合,（3）存储器的地址分配和片选,（4）控制信号的连接,一、存储器的地址选择,1. 线性选择方式（简称线选法）,注意：由于地址总线的A19A14没有使用，所以1#、2#芯片的地址范围各有64个（26=64）,线性选择方式的特点： （1）无译码电路，所以电路简单。 （2）地址分配重叠，地址空间不连续。,2. 全译码选择方式,1#：地址范围为0000H03FFH 2#：地址范围为0400H07FFH 3#：地址范围为0800H0BFFH 4#：地址范围为0C00H0FFFH,全译码选择方式的特点： （1）有译码电路，所以电路比较复杂。 （2）地址是唯一的连续的

13、。,3. 部分译码选择方式,当然在存储器的一段（64K）内，A14和A15可以任意选择，所以地址仍有重叠区。部分译码方式的可寻址空间比线性选择范围大，比全译码选择方式的地址空间要小。部分译码方式的译码器比较简单，但地址扩展受到一定的限制，并且出现地址重叠区。,总之，CPU与存储器相连时，将低位地址线连到存储器所有芯片的地址线上，实现片内选址。将高位地址线单独选用（线选法）或经过译码器（部分译码或全译码）译码输出控制芯片的片选端，以实现芯片片间寻址。连接时要注意地址分布和重叠区。,例5-4 如果要设计一个8K8的存储器系统，采用2K1的RAM芯片32片，选用A10A0作为片内寻址，用A13A11

14、作为74LS138的译码（部分译码）输入，利用输出端/Y4/Y7作为片选信号，则如何连线，其地址分配又怎样？,8个2K1一组构成2K8,A15 A14 A13 A12 A11 A10 A9 A8 A7A4 A3A0 1 0 0 0 0 0 0 0 0 0 选中1组 1 1 1 1 1 1 1 1组地址范围为：200027FFH； 同理， 2组地址范围为： 28002FFFH； 3组地址范围为： 300037FFH； 4组地址范围为： 38003FFFH；,二、存储器的数据线和控制线的连接,8086CPU与存储器芯片连接的控制信号主要有地址锁存信号ALE，读选通信 ，写选通信号 ，存储器或I/O

15、选择信号M/ ，数据允许输出信号 ，数据收发控制信号DT/ ，准备好信号READY。在最小系统配置中，数据线和地址线经过地址锁存器8282和数据收发器8286输出。,例5-5 要求用8K8的EPROM芯片2764，译码器74LS138构成8K字ROM的存储器系统，系统配置为最小模式。,ROM芯片，8K字用2片2764芯片组成，1片为奇地址体；1片为偶地址体，片内用13根地址线A1A13寻址。 其中用A0用选中偶地址体； 用 选中奇地址体。,地址确定：A19 A18 A17 A16 A15 A14 A13 A1 A0 0 0 0 0 0 0 0 偶地址 1 奇地址 偶地址体范围为：0000003

16、FFEH； 奇地址体范围为：0000103FFFH； 总的8K字ROM的地址范围为：0000003FFFH。,5-5 存储器空间的分配和使用,目前使用的16位或32位微型计算机，大多以MS-DOS 作为操作系统，而最早设计时，由于存储器芯片价格昂贵， 以及软件对内存要求不高，设计主存储器为640KB。随着 大型软件系统出现，多道程序要求允许不同程序同时存取， 需要大量存储空间，640KB的限制成了计算机的致命伤。 但随着计算机技术的发展，CPU的寻址空间不断扩大， 80386CPU可寻址4G字节，如何充分利用CPU的庞大的寻 址空间，发挥其性能呢？目前软硬件技术已十分成熟，可 以解决此问题，本节简单地介绍一些这方面的技术。,计算机通过地址总线对存储器寻址，地址总线的宽度决 定了计算机的寻址能力，各种类型的计算机的总线宽度和寻 址能力如表5-4所示。,实模式：就是8086/8088CP