分析与设计数字电路的工具课件

《分析与设计数字电路的工具课件》由会员分享，可在线阅读，更多相关《分析与设计数字电路的工具课件（54页珍藏版）》请在金锄头文库上搜索。

1、引 言 设计一个数字电路或数字系统，就像做一个建筑工程，它不仅需要砖瓦、预制件等这些建筑材料，还需要有效的工具和合理的工艺。本章介绍的是分析与设计数字电路的工具。首先介绍一种数学工具逻辑代数和卡诺图。它的作用是化简和转换逻辑函数，以方便数字电路的分析和设计。然后介绍一种硬件描述语言工具VHDL。用它和可编程逻辑器件及电子设计自动化（EDA）软件配合，可设计出功能更强大的数字电路。对于工具的学习，我们要先熟悉它，掌握使用它的基本要领，然后在以后的章节中通过反复的使用，不断的练习，逐步达到熟练掌握、得心应手的境地。,2.1 逻辑代数,一、逻辑代数的基本公式,2.1逻辑代数,公式的证明方法：,（1）

2、用简单的公式证明略为复杂的公式。,例2.1.1 证明吸收律,证：,例2.1.2 用真值表证明反演律,1 1 1 0,1 1 1 0,（2）用真值表证明，即检验等式两边函数的真值表是否一致。,2.1逻辑代数,二、逻辑代数的基本规则,1 .代入规则 对于任何一个逻辑等式，以某个逻辑变量或逻辑函数同时取代等式两端任何一个逻辑变量后，等式依然成立。 例如，在反演律中用BC去代替等式中的B，则新的等式仍成立：,2 .对偶规则 将一个逻辑函数L进行下列变换： ， 0 1，1 0,所得新函数表达式叫做L的对偶式，用 表示。,对偶规则的基本内容是：如果两个逻辑函数表达式相等，那么它们的对偶式也一定相等。 基本

3、公式中的公式l和公式2就互为对偶 式。,2.1逻辑代数,3 .反演规则,利用反演规则，可以非常方便地求得一个函数的反函数,解：,解：,将一个逻辑函数L进行下列变换： ， ； 0 1，1 0 ； 原变量 反变量， 反变量 原变量。,所得新函数表达式叫做L的反函数，用 表示。,例2.1.3 求函数 的反函数：,例3.1.4 求函数 的反函数：,在应用反演规则求反函数时要注意以下两点： （1）保持运算的优先顺序不变，必要时加括号表明，如例2.1.3。 （2）变换中，几个变量（一个以上）的公共非号保持不变。如例2.1.4。,2.1逻辑代数,三、逻辑函数的代数化简法,1逻辑函数式的常见形式一个逻辑函数的

4、表达式不是唯一的，可以有多种形式，并且能互相转换。例如：,与或表达式,或与表达式,与非与非表达式,或非或非表达式,与或非表达式,其中，与或表达式是逻辑函数的最基本表达形式。,2.1逻辑代数,2逻辑函数的最简“与或表达式” 的标准,3用代数法化简逻辑函数,（1）并项法：,运用公式 将两项合并为一项，消去一个变量。,例：,（1）与项最少，即表达式中“+”号最少。 （2）每个与项中的变量数最少，即表达式中“ ”号最少。,2.1逻辑代数,（2）吸收法：,（3）消去法：,运用吸收律 A+AB=A，消去多余的与项。,例：,例：,运用吸收律 消去多余因子。,先通过乘以 或加上 ,增加必要的乘积项，再用以上方

5、法化简。,例：,（4）配项法：,2.1逻辑代数,例2.1.6 化简逻辑函数：,（利用A+AB=A）,（利用 ）,在化简逻辑函数时，要灵活运用上述方法，才能将逻辑函数化为最简。,2.1逻辑代数,例2.1.7 化简逻辑函数：,（利用 ）,（利用A+AB=A）,（配项法）,（利用A+AB=A）,（利用 ）,2.1逻辑代数,代数化简法的优点： 不受变量数目的限制。 缺点： 没有固定的步骤可循；需要熟练运用各种公式和定理；需要一定的技巧和经验；不易判定化简结果是否最简。,2.1逻辑代数,2.2 卡诺图化简法,一、 最小项与最小项表达式 1.最小项n个变量的逻辑函数中，包含全部变量的乘积项称为最小项。n变

6、量逻辑函数的全部最小项共有2n个。,最小项的基本性质,（1）对于任意一个最小项，只有与之对应的一组变量取值使它的值为1， 而其余各组变量取值均使它的值为0。,两变量：,（2）对于变量的任一组取值，全体最小项的和为1。,2.2 卡诺图化简法,最小项表达式与或式中的每一个与项均为最小项。,任一逻辑函数可以展开为最小项表达式。,例：,2. 逻辑函数的最小项表达式,2.2 卡诺图化简法,解：,=m7+m6+m3+m5=m（3,5,6,7）,例2： 将函数 转换成最小项表达式。,2.2 卡诺图化简法,二、卡诺图及其逻辑函数的卡诺图表示法,1相邻最小项 如果两个最小项中只有一个变量互为反变量，其余变量均相

7、同，则称这两个最小项为逻辑相邻，简称相邻项。,如果两个相邻最小项出现在同一个逻辑函数中，可以合并为一项，同时消去互为反变量的那个量。,如最小项ABC 和 就是相邻最小项。,如：,2 .卡诺图 一个小方格代表一个最小项，然后将这些最小项按照相邻性排列起来。即用小方格几何位置上的相邻性来表示最小项逻辑上的相邻性。,2.2 卡诺图化简法,卡诺图的结构,（1）二变量卡诺图,（2）三变量卡诺图,2.2 卡诺图化简法,卡诺图具有很强的相邻性： （1）直观相邻性，只要小方格在几何位置上相邻（不管上下左右），它代表的最小项在逻辑上一定是相邻的。 （2）对边相邻性，即与中心轴对称的左右两边和上下两边的小方格也具

8、有相邻性。,（3）四变量卡诺图,2.2 卡诺图化简法,3.用卡诺图表示逻辑函数,解： 该函数为三变量，先画出三变量卡诺图，然后根据真值表将8个最小项L的取值0或者1填入卡诺图中对应的8个小方格中即可。,1,1,1,1,（1）从真值表到卡诺图 例2.2.3 已知某逻辑函数的真值表，用卡诺图表示该逻辑函数。,2.2 卡诺图化简法,（2）从逻辑表达式到卡诺图,（a）如果表达式为最小项表达式，则可直接填入卡诺图。,解： 写成简化形式：,解：直接填入：,例2.2.4 用卡诺图表示逻辑函数:,然后填入卡诺图：,例2.2.5 用卡诺图表示逻辑函数：,（b）如不是最小项表达式，应先将其先化成最小项表达式，再填

9、入卡诺图。也可由“与或”表达式直接填入。,2.2 卡诺图化简法,三、卡诺图化简法,（2）4个相邻的最小项可以合并，消去2个取值不同的变量。,1,1卡诺图化简逻辑函数的原理 : （1）2个相邻的最小项可以合并，消去1个取值不同的变量。,2.2 卡诺图化简法,（3）8个相邻的最小项可以合并，消去3个取值不同的变量。,总之，2n个相邻的最小项可以合并，消去n个取值不同的变量。,2.2 卡诺图化简法,2用卡诺图合并最小项的原则（画圈的原则）,（1）卡诺图中所有取值为1的方格均要被圈过，即不能漏下取值为1的最小项。 （2）尽量画大圈，但每个圈内只能含有2n（n=0,1,2,3）个相邻项。要特别注意对边相

10、邻性和四角相邻性。 （3）圈的个数尽量少。 （4）在新画的包围圈中至少要含有1个末被圈过的1方格，否则该包围圈是多余的。,3用卡诺图化简逻辑函数的步骤： （1）画出逻辑函数的卡诺图。 （2）合并相邻的最小项，即根据前述原则画圈。 （3）写出化简后的表达式。每一个圈写一个最简与项，规则是，取值为l的变量用原变量表示，取值为0的变量用反变量表示，将这些变量相与。然后将所有与项进行逻辑加，即得最简与或表达式。,2.2 卡诺图化简法,解:（1）由表达式画出卡诺图。,（2）画包围圈，合并最小项，得简化的与或表达式:,例2.2.6 化简逻辑函数：L（A,B,C,D）=m（0,2,3,4,6,7,10,11

11、,13,14,15）,2.2 卡诺图化简法,解：（1）由表达式画出卡诺图。,注意：图中的绿色圈是多余的，应去掉 。,例2.2.7 用卡诺图化简逻辑函数：,（2）画包围圈合并最小项， 得简化的与或表达式:,2.2 卡诺图化简法,解：（1）由真值表画出卡诺图。,由此可见，一个逻辑函数的真值表是唯一的，卡诺图也是唯一的，但化简结果有时不是唯一的。,（a）：写出表达式：,（b）：写出表达式：,例2.2.8 已知某逻辑函数的真值表，用卡诺图化简该函数。,（2）画包围圈合并最小项。 有两种画圈的方法：,2.2 卡诺图化简法,4卡诺图化简逻辑函数的另一种方法圈0法,（2）用圈0法，得：,解：（1）用圈1法，

12、得：,对L取非得：,例2.2.9 已知逻辑函数的卡诺图如图示，分别用“圈1法”和“圈0法”写出其最简与或式。,2.2 卡诺图化简法,2.2 卡诺图化简法,1无关项在有些逻辑函数中，输入变量的某些取值组合不会出现，或者一旦出现，逻辑值可以是任意的。这样的取值组合所对应的最小项称为无关项、任意项或约束项。,例2.2.10：在十字路口有红绿黄三色交通信号灯，规定红灯亮停，绿灯亮行，黄灯亮等一等，试分析车行与三色信号灯之间逻辑关系。,四、具有无关项的逻辑函数的化简,解：设红、绿、黄灯分别用A、B、C表示，且灯亮为1，灯灭为0。 车用L表示，车行L=1，车停L=0。列出该函数的真值。,显而易见，在这个函

13、数中，有5个最小项为无关项。 带有无关项的逻辑函数的最小项表达式为： L=m（ ）+d（ ） 如本例函数可写成: L=m（2）+d（0,3,5,6,7）,2具有无关项的逻辑函数的化简,考虑无关项时，表达式为:,例2.2.10：,不考虑无关项时，表达式为：,要充分利用无关项可以当0也可以当1的特点，尽量扩大卡诺圈，使逻辑函数更简。,2.2 卡诺图化简法,如果不考虑无关项，写出表达式为：,（3）写出逻辑函数的最简与或表达式:,（2）合并最小项。注意，1方格不能漏。方格根据需要，可以圈入，也可以放弃。,例2.2.11：用卡诺图法化简逻辑函数（输入是8421BCD码） L（A,B,C,D）=m（1,4

14、,5,6,7,9）+d（10,11,12,13,14,15）,解：（1）填卡诺图。,2.2 卡诺图化简法,2.3 VHDL硬件描述语言基础,VHDL (Very-High-Speed Integrated Circuit HardwareDescription Language) 是目前最流行的硬件描述语言之一。它诞生于1982年，已成为IEEEStd_1076标准。许多公司的EDA设计工具都提供了对VHDL的支持，因此它得到了广泛的应用。 VHDL有以下几个主要特点： （1）具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述，从而大大简化了硬件设计任务，提高了设计效率和可靠性

15、。 （2）编程与工艺无关。设计者可以专心致力于其功能的实现，而不需要对不影响功能的与工艺有关的因素花费过多的时间和精力。 （3）语言标准、规范，易于共享。设计技术齐全、方法灵活、支持广泛。,一、VHDL的基本结构,定义元器件库,定义电路的输入/输出引脚,描述电路的内部功能,VHDL描述的最小和基本的逻辑结构中一般包含标准库及程序包、实体和结构体三部分。,2.3 VHDL硬件描述语言基础,举例：用VHDL语言描述一半加器的功能。,逻辑表达式是：,VHDL程序如下：LIBRARY ieee； -ieee标准库说明 USE ieee.std_logic_1164.ALL； -程序包说明ENTITY

16、adder IS -adder是实体名称PORT（a，b：IN std_logic； -定义输入/输出端口信号的类型 c，s：OUT std_logic）； END ENTITY adder； ARCHITECTURE ex1 OF adder IS -ex1是结构体名称BEGIN sa XOR b； -赋值语句 ca AND b；END ARCHITECTURE ex1；,2.3 VHDL硬件描述语言基础,实体的基本格式为：ENTITY 实体名 ISPORT（ 端口名称1：输入/输出状态 数据类型； 端口名称2：输入/输出状态 数据类型； END 实体名；输入/输出状态有以下几种状态：（1）IN输入量，