《第三章逻辑门电路基础培训讲学》由会员分享，可在线阅读，更多相关《第三章逻辑门电路基础培训讲学（102页珍藏版）》请在金锄头文库上搜索。
1、第三章逻辑门电路基础, 门电路概述 半导体二极管的开关特性 半导体三极管的开关特性 半导体MOS 管的开关特性 TTL 门电路 CMOS 门电路 TTL 电路与CMOS 电路的接口,3.1 概述,门电路：实现基本运算、复合运算的单元 电路，如: 与门、与非门、或,门电路中以高/低电平表示逻辑状态的1和0,获得高、低电 平的基本原理,高/低电平都允许有一定的变化范围,VI=VIH D截止VO=VOH=VCC VI=VIL D导通VO=VOL=0.7V,高电平：VIH=VCC 低电平：VIL=0,输入VI,输出Vo,3.2.1 二极管的开关特性：,二极管的开关等效电路：,二极管的动态电流波形：,对
2、二极管开关电路可得下列等效电路，如图3-1-3(a)(b)(c)。内阻rD，导通压降VON忽略rD忽略rD及VON,设VCC = 5V VIH=3V;VIL=0V 二极管导通时VDF=0.6V,规定2.4V以上 为逻辑“1”,0.8V以下 为逻辑“0”,3.2.2 二极管与门,3.2.3 二极管或门,VCC=5V VIH=3V;VIL=0V 二极管导通时VDF=0.6V,规定2.4V以上 为逻辑“1”,规定0.8V以下 为逻辑“0”,3.3 TTL门电路3.3.1 半导体三极管的开关特性,双极型三极管的开关特性（BJT, Bipolar Junction Transistor）,一、双极型三极
3、管的结构 管芯 + 三个引出电极 + 外壳,基区薄 低掺杂,集电区低掺杂,发射区高掺杂,以NPN为例说明工作原理：,当VCC VBB be 结正偏, bc结反偏 e区发射大量的电子 b区薄，只有少量的空穴 bc反偏，大量电子形成IC,二、三极管的输入特性和输出特性,VON ：开启电压 硅管，0.5 0.7V 锗管，0.2 0.3V 近似认为: VBE VON iB = 0 VBE VON iB 的大 小由外电路电压， 电阻决定,三极管的输出特性,固定一个IB值，即得一条曲线，在 VCE 0.7V 以后，基本为水平直线,特性曲线分三个部分 放大区：条件VCE 0.7V, iB 0, iC随iB成
4、正比变化， iC=iB。 饱和区：条件VCE 0, VCE 很低，iC 随iB增加变缓，趋于“饱和”。 截止区：条件VBE = 0V, iB = 0, iC = 0, ce间“断开” 。,仿真见NPN.EWB,三、双极型三极管的基本开关电路,当：VI=VIL时，T截止，VO=VOH 当：VI=VIH时，T导通，VO=VOL,i） 当VI VON时，三极管导通；基极电流iB,当三极管处于饱和状态时的基极饱和电流为：,为保证 三极管 处于饱 和应使：,*注意：处于饱和时小于处于线性放大区的值。 等效电路：,图解分析法：,四、三极管的开关等效电路,截止状态,饱和导通状态,五、动态开关特性,从二极管已
5、知，PN结存在电容效应。 在饱和与截止两个状态之间转换时，iC 的变化将滞后于VI ，则VO的变化也滞后于VI。,六 、三极管反相器,三极管的基本开关电路就是非门实际应用中， 为保证VI=VIL时T可靠截止， 常在输入接入负压。,当：VI=VIL时，T截止，VO=VOH 当：VI=VIH时，T导通，VO=VOL,例3.4.1：计算参数设计是否合理,VIH=5V VIL=0V,=20；VCE(sat) = 0.1V,VEE=-8V,10K,3.3K,1K,Vcc=5V,仿真见单管反相器-例.EWB,将发射极外接电路化为等效的VB与RB电路,当：,当：,又：,因此，参数设计合理,3.4 TTL反相
6、器的电路结构和工作原理 一、电路结构，设,二、电压传输特性,需要说明的几个问题：,三、输入噪声容限,3.4.2 TTL反相器的静态输入特性和输出特性,输入特性,输出特性,T5导通；T4截止。,2）输出为低电平特性,* 当iL增大时，VOL线性增大，但斜率很小，iL 16mA。,例：扇出系数（Fan-out）， 试计算门G1能驱动多少个同样的门电路负载。,一、传输延迟时间 1、现象,3.4.3 TTL反相器的动态特性,二、交流噪声容限,当输入信号为窄脉冲，且接近于tpd时，输出变化跟不上，变化很小，因此交流噪声容限远大于直流噪声容限。,（b）负脉冲 噪声容限,（a）正脉冲 噪声容限,三、电源的动
7、态尖峰电流,1.两种静态下的电源负载电流不等空载条件下：,*Vo=Vol时，T2,5导通，T4截至,*Vo=VoH时，仅T1导通，,2、动态尖峰电流,3.5其他类型的TTL门电路,一、其他逻辑功能的门电路 1. 与非门,2. 或非门,3.与或非门,4. 异或门,二、集电极开路的门电路,1、推拉式输出电路结构的局限性 输出电平不可调 负载能力不强，尤其是高电平输出 输出端不能并联使用 OC门,2.OC逻辑门的特点及应用,. 由于采用另外一组供电电源VCC，且一般 VCC VCC ，故可以提高输出逻辑高电平的电 压值。 . 由于采用集电极开路输出,具有较大的电流 驱动能力,而且可以输出端并联进一步
8、增加电流 输出能力. . 构成外部逻辑”线与”.,3、OC门的结构特点,OC门实现的线与,4、外接负载电阻RL的计算,三、三态输出门（Three state Output Gate ,TS）,三态门的用途,3.5.4 TTL电路的改进系列 （改进指标： ),一、高速系列74H/54H （High-Speed TTL） 1.电路的改进 (1)输出级采用复合管（减小输出电阻Ro） (2)减少各电阻值 2. 性能特点 速度提高 的同时功耗也 增加,二、肖特基系列74S/54S（Schottky TTL）,1.电路改进 采用抗饱和三极管 用有源泄放电路代替74H系列中的R3 减小电阻值 2. 性能特点
9、 速度进一步提高，电压传输特性没有线性区，功耗增大,三、低功耗肖特基系列74LS/54LS （Low-Power Schottky TTL） 四、74AS,74ALS （Advanced Low-Power Schottky TTL） 2.5 其他类型的双极型数字集成电路* DTL：输入为二极管门电路，速度低，已经不用 HTL：电源电压高，Vth高，抗干扰性好，已被CMOS替代 ECL：非饱和逻辑，速度快，用于高速系统 I2L：属饱和逻辑，电路简单，用于LSI内部电路 ,3.6.1 CMOS门电路一.MOS管的开关特性,1、MOS管的结构,S (Source)：源极 G (Gate)：栅极 D
10、 (Drain)：漏极 B (Substrate):衬底,金属层,氧化物层,半导体层,PN结,N沟道增强型：当加+VDS时，且VGS VGS (th)N D-S间形成导电沟道（N型层）, V GS (th)N 0,N型开启电压,P沟道增强型：当加-VDS时，且VGS VGS (th)P D-S间形成导电沟道（P型层）, V GS (th)P 0,P型开启电压,2、MOS管的基本开关电路,N型,3、等效电路,OFF ，截止状态 ON，导通状态,4、MOS管的四种类型,增强型 耗尽型,大量正离子,导电沟道,3.6.2 CMOS反相器的电路结构和工作原理,一、工作原理,1、当Vi=VIL=0， 由于
11、T2（N 型）,VGS2VGS（th）N，T2截止; 而T1（P ）,VGS1=-VDD VGS（th）P，T1导通。 输出VO=VOH VDD,2、当Vi=VIH=VDD， 由于T2（N 型）,VGS2=VDD VGS2（th）N，T2导通; 而T1（P 型）,VGS1=0 VGS1（th）P，T1截止。 输出VO=VOL0,N型,P型,二、电压、电流传输特性,三、输入噪声容限,结论：可以通过提高VDD来提高噪声容限,3.6.3 CMOS 反相器的静态输入和输出特性,一、输入特性,二、输出特性,3.6.4 CMOS反相器的动态特性,一、传输延迟时间,二、交流噪声容限 三、动态功耗,3.7.1
12、 其他类型的CMOS门电路,一、其他逻辑功能的门电路,带缓冲极的CMOS门,1、与非门,带缓冲极的CMOS门,2.解决方法,二、漏极开路的门电路（OD门）,N型,三、 CMOS传输门及双向模拟开关,1. 传输门,N型,P型,2. 双向模拟开关,四、三态输出门,N型,P型,三态门的用途,3.8.1 TTL与CMOS电路的接口,* 驱动和负载门的关系,无论是用TTL电路驱动CMOS电路还是用CMOS电路驱动TTL电路，驱动门必须能为负载门提供合乎标准的高、低电平和足够的驱动电流，也就是必须同时满足下列各式,驱动门 负载门,CMOS驱 动TTL,其中n和m分别为负载电流中IIH、IIL的格个数。,T
13、TL驱动 CMOS,当TTL驱动CMOS电路时： TTL电路的VOH(min) 2.4V CMOS电路VIH(min) 3.5V。 当CMOS驱动TTL电路时： CMOS电路IOL(max) 0.5mA TTL电路 IIL(max) -1mA-1.6mA。,解决的方法有： a. 外接上拉电阻Ru，提高TTL输出高电平值VOH(min)；,b. 用电平转移的门电路 如CC40109转换电平；,c. 用CMOS并联；用CMOS驱动门；通过 三极管放大器。,例3.6.1 用TTL驱动CMOS(采用上拉电阻RU)。解： VOH = VDD - RU(IOH + IIH)，IOH 、IIH为高电平输出电流。,和OC门同样处理，因为当VA 3.4V时，一般TTL输出T4截止，与OC门同样。,例3.6.3 用CMOS + 电流放大（驱动）驱动TTL。,iB = IOH(CMOS) VOL = VCC RC(iB - nIIL) = VCC RC(IOH(CMOS) nIIL(TTL),当IOH(CMOS) = 0.5mA，IIL(TTL) = -1.6mA，n = 5， = 50,作业一（p150-157),3.2; 3.3; 3.4; 3.11; 3.14; 3.16; 3.18; 3.19,作业二（p150-159),3.7; 3.8; 3.23; 3.24; 3.29,
