《信息材料基础_第二章_微电子材料与器件课件》由会员分享，可在线阅读，更多相关《信息材料基础_第二章_微电子材料与器件课件（66页珍藏版）》请在金锄头文库上搜索。
1、第二章 微电子材料与器件,半导体物理基础 集成电路基础 微电子材料,2.1 半导体物理基础,2.1.1 半导体性质,电导率介于金属和绝缘体之间的材料称为半导体。,纯净半导体的电导率随温度升高而指数增加,杂质的种类和数量决定着半导体的电导率,可以实现非均匀掺杂,半导体的电导率受光辐照和高能电子等的影响,硅 ( Si ) 、锗 ( Ge ) 原子结构及简化模型：,完全纯净的半导体称为本征半导体。它们是制造半导体器件的基本材料。,硅和锗共价键结构示意图：,本征半导体,共价键具有很强的结合力。 当T=0K（无外界影 响）时，共价键中无自由移动的电子。,这种现象称,本征激发。,本征激发,当原子中的价电子
2、激发为自由电子时，原子中留下空位，同时原子因失去价电子而带正电。,当邻近原子中的价电子不断填补这些空位时形成一种运动，该运动可等效地看作是空穴的运动。,注意：空穴运动方向与价电子填补方向相反。,自由电子 带负电,半导体中有两种导电的载流子,空穴的运动,空 穴 带正电,温度一定时： 激发与复合在某一热平衡值上达到动态平衡。,热平衡载流子浓度,热平衡载流子浓度：,本征半导体中,本征激发产生自由电子空穴对。,电子和空穴相遇释放能量复合。,N型半导体：,杂质半导体,简化模型：,本征半导体中掺入少量五价元素构成。,P型半导体,简化模型：,本征半导体中掺入少量三价元素构成。,2.1.2 半导体能带结构,电
3、子共有化量子态能级,电子填充能带模型,当原子组合成晶体后，电子的量子态将发生质的变化，它不再是固定于个别原子上运动，而是穿行于整个晶体中，电子运动的这种变化称为“共有化”。,施主能级,受主能级,2.1.3 半导体材料分类,元素半导体： Si、Ge、P、C 化合物半导体： GaAs、GaP、GaN 固溶体半导体： Si-Ge、Ga1-xAlxAs、HgxCd1-xTe 超晶格半导体： GaAs/AlGaAs 组分型、掺杂型、应变型,2.2.1 p-n结的形成,2.2 集成电路基础,由于N型半导体中有富裕的自由电子，而P型半导体中有富裕的自由的空穴，所以当P型和N型半导体接触时，P型半导体中的空穴
4、就会向N型中扩散，而N型半导体中的电子向P型中扩散，结果是P型端带负电，而N型端带正电。因而会形成内建电场，内建电场的方向从N型端指向P型端，从而又阻止电子和空穴的扩散。最后，依靠电子和空穴浓度梯度的扩散和内建电场的电作用达到平衡，在接触面附近形成一个耗尽层，即p-n结。,利用掺杂工艺，把P型半导体和N型半导体在原子级上紧密结合，P区与N区的交界面就形成了PN结。,N型,PN结,p-n结的形成,半导体PN结能带图,半导体PN结能带图,2.2.2 双极型晶体管,由两个相距很近的PN结组成,又称三极管,NPN晶体管的偏置情况,在正常使用条件下，晶体管发射结加正向小电压，称为正向偏置；收集结加反向大
5、电压，称为反向偏置。具有放大信号的功能。,2.2.3 场效应晶体管（FET）,场效应晶体管分类,S源极； G栅极； D漏极,MOS场效应晶体管的结构,N沟MOSFET，电位低的一端为源，电位高的为漏； P沟MOSFET，电位高的一端为源，电位低的为漏；,MOS场效应晶体管,结型场效应管,金属半导体场效应管,N,N,2.2.4 集成电路发展简史 58年，锗 IC 59年，硅 IC 61年，SSI（10 100 个元件/芯片） 62年，MOS IC 63年，CMOS IC 64年，线性 IC,65年，MSI （100 1000个元件/芯片） 69年，CCD 70年，LSI （1000 10万个元件
6、/芯片），1K DRAM 71年，8位 MPU IC，4004 72年，4K DRAM，I2L IC 77年，VLSI（10万 1000万个元件/芯片），64K DRAM ， 16位 MPU 80年，256K DRAM ，2 m 84年，1M DRAM ，1 m 85年，32位 MPU ，M68020,86年，ULSI（1000万 10亿个元件/芯片）， 4M DRAM ( 8106, 91mm2, 0.8 m, 150 mm ) ， 于 89 年开始商业化生产，95年达到生产顶峰。,88年，16M DRAM（3107, 135mm2, 0.5 m, 200mm）， 于 92 年开始商业化生产
7、，97 年达到生产顶峰。,91年，64M DRAM（1.4108, 198 mm2, 0.35 m, 200mm）， 于 94 年开始商业化生产，99 年达到生产顶峰。,92年，256M DRAM（5.6108, 400 mm2, 0.25 m, 200mm）， 于 98 年开始商业化生产，2002 年达到生产顶峰。,95年，GSI（ 10亿个元件/芯片）， 1G DRAM（2.2109, 700 mm2, 0.18 m, 200mm）， 2000 年开始商业化生产，2004 年达到生产顶峰。,97年，4 G DRAM（8.8109, 986mm2, 0.13 m, 300 mm）， 2003
8、年进入商业化生产。,人的大脑：约有140亿个脑细胞，每个脑细胞可完成 “异或” 或 “或非” 功能，长度约为150 m ，消耗的能量约为 0.2 pJ 。,比一比！,大规模集成技术：可在14 cm2的面积上制作出 140 亿个具有同样功能的器件，每个器件的长度约为 15 m ，消耗的能量约为 0.005 pJ，工作寿命可达10亿小时以上。,集成电路工业发展的第一定律即所谓 摩尔定律。 Intel 公司的创始人之一戈登摩尔先生在1965年4月19日发表于电子学杂志上的文章中提出，集成电路的能力将每年翻一番。1975 年，他对此提法做了修正，称集成电路的能力将每两年翻一番。 摩尔定律现在的表达是：
9、在价格不变的情况下，集成电路芯片上的晶体管数量每 18 个月翻一番，即每 3 年乘以 4。,2.2.5 集成电路的发展规律,集成电路工业发展的另一些规律为 建立一个芯片厂的造价也是每 3 年乘以 4 ； 线条宽度每 6 年下降一半； 芯片上每个器件的价格每年下降 30% 40% ； 晶片直径的变化： 60年：0.5 英寸， 65年：1 英寸， 70年：2 英寸， 75年：3 英寸， 80年：4 英寸， 90年：6 英寸， 95年：8 英寸（200 mm ）， 2000年：12 英寸（300 mm）。,2.2.6 集成电路分类,按集成电路功能：数字集成电路和模拟集成电路 按结构形式分类：半导体集
10、成电路、膜集成电路和 混合集成电路 按有源器件类型和工艺：双极型集成电路和MOS 集成电路 按规模大小分类：小规模、中规模、大规模、超大 规模、甚大规模、巨大规模。,指在一块玻璃或陶瓷基片上，用膜形成技术和光刻技术等形成的多层金属和金属氧化物膜构成电路中全部元器件及其互联而实现某种电路功能的集成电路。,2.2.7 集成电路的发展展望 目标：集成度 、可靠性 、速度 、功耗 、成本 努力方向：线宽 、晶片直径 、设计技术,美国 1992 2007 年半导体技术发展规划,美国 1997 2012 年半导体技术发展规划,我国国防科工委对世界硅微电子技术发展的预测,可以看出，专家们认为，至少在未来 1
11、0 年内，IC 的发展仍将遵循摩尔定律，即集成度每 3 年乘以 4 ，而线宽则是每 6年下降一半。,硅技术过去一直是，而且在未来的一段时期内也还将是微电子技术的主体。目前硅器件与集成电路占了2000多亿美元的半导体市场的 95% 以上。,硅微电子技术发展的几个趋势 1、单片系统集成（SOC） 2、整硅片集成（WSI） 3、半定制电路的设计方法 4、微电子机械系统（MEMS） 5、真空微电子技术,硅技术以外的半导体微电子技术发展方向,1、GaAs 技术 电子漂移速度快（硅的5. 7倍），抗辐射能力强，因此在武器系统中有重要作用。,2、GeSi/Si 异质结技术 与目前已极为成熟的硅工艺有很好的兼
12、容性，但可制成比硅器件与集成电路频率更高，性能更好的器件与集成电路，被誉为第二代硅技术。,3、宽禁带材料及器件技术 主要有 SiC 与 GaN 材料，主要优点是工作温度可高达 300 摄氏度以上，因此在军用系统中有重要的应用价值。,2.2.8 集成电路发展面临的问题,1、基本限制 如热力学限制。由于热扰动的影响，对数字逻辑系统，开关能量至少应满足 ES 4kT = 1.6510 -20 J 。当沟道长度为 0.1 m 时，开关能量约为 510 -18 J。在亚微米范围，从热力学的角度暂时不会遇到麻烦。 又如加工尺度限制，显然原子尺寸是最小可加工单位，但现在的最小加工单位远远大于这个数值。,2、
13、器件与工艺限制,3、材料限制 硅材料较低的迁移率将是影响 IC 发展的一个重要障碍。,4、其他限制 包括电路限制、测试限制、互连限制、管脚数量限制、散热限制、内部寄生耦合限制等。,2.2.9 集成电路基本工艺技术,器件设计 芯片制造 封装,电路设计,材料制备,Crystal Growth,Slicing,Graphite Heater,Si Melt,Si Crystal,Polishing,Wafering,High Temp. Annealing,Furnace,Annealed Wafer,Defect Free Surface by Annealing,(Surface Improve
14、ment）,Surface Defect Map,Polished Wafer,横向加工：图形的产生与转移（又称为光刻，包括曝光、 显影、刻蚀等）。 纵向加工：掺杂（扩散、离子注入、中子嬗变等） ， 薄膜制备（蒸发、溅射、热氧化、CVD 等）。 在大规模集成电路制造过程中，光刻是最复杂、最昂贵和最关键的技术。光刻的成本占了总制造成本的 1/3 以上。在集成电路制造技术的发展过程中，光刻技术的贡献约占 2/3 。,芯片制造,涂光刻胶（正）,选择曝光,热氧化,SiO2,工艺流程举例（PN 结的制造）,去胶,掺杂,显影（第 1 次图形转移）,刻蚀（第 2 次图形转移）,N,P,蒸发镀 Al 膜,光刻
15、 Al 电极,CVD 淀积 SiO2 膜,光刻引线孔,S,G,D,N 沟道硅栅 MOSFET 剖面图,P,N,N,CMOS 结构剖面图,2.3 微电子材料,衬底材料 栅结构材料 互连材料 钝化层材料 封装材料,硅基微电子学中的材料系统,2.3.1 衬底材料,锗（Ge）是最早用于集成电路的衬底材料。 Ge的优点： 载流子迁移率比硅高； 在相同条件下，具有较高的工作频率、较低的饱和压降、较高的开关速度和较好的低温性能。 Ge的缺点： 最高工作温度只有85，Ge器件热稳定性不如硅； Ge无法形成优质的氧化膜； Ge中施主杂质的扩散远比受主杂质快，工艺制作自由度小。,Ge禁带宽度0.72eV Si禁带宽度1.1eV,水平布里奇曼法示意图,用途：Ge、GaAs、GeSe、GeTe、ZnS等单晶制备,硅（Si）是今后相当长时间内集成电路的衬底材料。 硅的优点： Si器件的最高工作温度可达200 ； 高温下可氧化生成二氧化硅薄膜； 受主和施主杂质扩散系数几乎相同； Si在地壳中的储量非常丰富，Si原料是半导体原料中 最便宜的。,硅材料发展趋势： 晶片直径越来越大 缺陷密度越来越小 表面平整度越来越好,单晶硅的制备过程,石英砂粗硅（工业硅
