《精品课程 IC原理 第3章 集成电路中的无源元件课件》由会员分享，可在线阅读，更多相关《精品课程 IC原理 第3章 集成电路中的无源元件课件（53页珍藏版）》请在金锄头文库上搜索。
1、1,第3章 集成电路中的无源元件,3.1 集成电阻器 3.1.1 基区扩散电阻 3.1.2 其他常用的集成电阻器 3.1.3 MOS集成电路中常用的电阻 3.2 集成电容器 3.2.1 双极集成电路中常用的集成电容器 3.2.2 MOS集成电路中常用的MOS电容器 3.3 互连(内连线) 3.3.1 金属膜互连 3.3.2 扩散区连线 3.3.3 多晶硅连线 3.3.4 交叉连线,2,3.1 集成电阻器,电阻是基本的元件，在集成工艺技术中有多种设计与制造电阻的方法，根据阻值和精度的要求可以选择不同的电阻结构和形状。 集成电路中的电阻分为无源电阻和有源电阻。无源电阻通常是采用掺杂半导体或合金材料
2、制作的电阻，而有源电阻则是将晶体管进行适当的连接和偏置，利用晶体管在不同的工作区所表现出来的不同的电阻特性来做电阻,3,3.1.1 基区扩散电阻 众所周知，掺杂半导体具有电阻特性，不同的掺杂浓度具有不同的电阻率，正是利用掺杂半导体所具有的电阻特性，可以制造电路所需的电阻器。 所谓扩散电阻是指采用热扩散掺杂的方式构造而成的电阻。这是最常用的电阻之一，工艺简单且兼容性好，缺点是精度稍差。,4,制造扩散电阻的掺杂可以是工艺中的任何热扩散掺杂过程，可以掺N型杂质，也可以是P型杂质，还可以是结构性的扩散电阻，例如在两层掺杂区之间的中间掺杂层，典型的结构是n-p-n结构中的P型区，这种电阻又称为沟道电阻。
3、当然，应该选择易于控制浓度误差的杂质层做电阻，保证扩散电阻的精度。,5,基区扩散电阻是最常用的电阻器,对小阻值电阻可采用胖短图形、对一般阻值电阻可采用瘦长图形、对大阻值电阻可采用折叠图形,6,N型外延层接电路的最高电位，或接至电阻器两端中电位较高的一端。,7,在电阻的制作过程中，由于加工所引起的误差，如扩散过程中的横向扩散、制版和光刻过程中的图形宽度误差等，都会使电阻的实际尺寸偏离设计尺寸，导致电阻值的误差。电阻条图形的宽度W越宽，相对误差W/W就越小，反之则越大。与宽度相比，长度的相对误差L/L则可忽略。因此，对于有精度要求的电阻，要选择合适的宽度，如大于20m，以减小电阻条图形误差引起的失
4、配。,8,电阻图形尺寸的计算 根据具体电路中对电阻大小的要求，可以非常方便地进行电阻图形设计。设计的依据是工艺提供的掺杂区的方块电阻值和所需制作的电阻的阻值。一旦选中了掺杂区的类型，可以依据下式计算。 其中， Rs（或R ）是掺杂半导体薄层的薄层电阻，又称方块电阻，L是电阻条的长度，W是电阻条的宽度，L/W是电阻所对应的图形的方块数。因此，只要知道掺杂区的方块电阻，然后根据所需电阻的大小计算出需要多少方块，再根据精度要求确定电阻条的宽度，就能够得到电阻条的长度。,(3-1),9,当然，这样的计算是很粗糙的，因为在计算中并没有考虑电阻的折弯形状和端头形状对实际电阻值的影响，在实际的设计中需根据具
5、体的图形形状对计算加以修正，通常的修正包括端头修正和拐角修正。 端头和拐角修正 因为电子总是从电阻最小的地方流动，因此，从引线孔流入的电流，绝大部分是从引线孔正对着电阻条的一边流入的，从引线孔侧面和背面流入的电流极少，因此，在计算端头处的电阻值时需要引入一些修正，称之为端头修正。,10,11,端头修正常采用经验数据，以端头修正因子k1，表示整个端头对总电阻方块数的贡献。例如k1=0.5，表示整个端头对总电阻的贡献相当于0.5方。图3.2 给出了不同电阻条宽和端头形状的修正因子的经验数据，图中的虚线是端头的内边界，它的尺寸通常为几 何设计规则中扩 散区对孔的覆盖 数值。对于大电 阻LW情况， 端
6、头对电阻的贡 献可以忽略不计。,图3.2,12,p.52,13,对于折弯形状的电阻，通常每一直条的宽度都是相同的，在拐角处是一个正方形，但这个正方形不能作为一个电阻方来计算，这是因为在拐角处的电流密度是不均匀的，靠近内角处的电流密度大，靠近外角处的电流密度小。经验数据表明，拐角对电阻的贡献只有0.5方，即拐角修正因子k2=0.5。,14,对一般图形电阻的阻值采用计算电阻公式(3-1) ，折叠图形电阻阻值的计算是各段相加，不过对端头电阻和拐角电阻要进行修正采用计算电阻公式(3-3) 。,当LW时，可不考虑k1; 当Wxjc时，可不考虑横向修正m。此时,15,16,衬底电位与分布电容 制作电阻的衬
7、底是和电阻材料掺杂类型相反的半导体，即如果电阻是P型半导体，衬底就是N型半导体，反之亦然。这样，电阻区和衬底就构成了一个pn结，为防止这个pn结导通，衬底必须接一定的电位。要求不论电阻的哪个端头和任何的工作条件，都要保证pn结不能处于正偏状态。,17,通常将P型衬底接电路中最低电位，N型衬底（外延层）接最高电位，这样，最坏工作情况是电阻只有一端处于零偏置，其余点都处于反偏置。例如，上端头接正电源的P型掺杂电阻，衬底（外延层）的N型半导体电接正电源，这样在接正电源处，pn结是零偏置，越接近电阻的下端头，P型半导体的电位越低，pn结反偏电压越大。 也正是因为这个pn结的存在，又导致了掺杂半导体电阻
8、的另一个寄生效应：寄生电容。 任何的pn结都存在结电容，电阻的衬底又通常都是处于交流零电位(直流的正、负电源端或地端)，使得电阻对交流地存在旁路电容。,18,如果电阻的一端接地，并假设寄生电容沿电阻均匀分布，则电阻幅模的-3dB带宽近似为： 其中，R是电阻区的掺杂层方块电阻，C0是单位面积电容，L是电阻的长度。,19,3.1.2 其他常用的集成电阻器,xJE,20,21,22,隐埋层电阻精度轻差,Vcc,23,集成电路中电阻-基区沟道电阻,24,外延层电阻,25,外延层沟道电阻,26,离子注入电阻,同样是掺杂工艺，由于离子注入工艺可以精确地控制掺杂浓度和注入的深度，并且横向扩散小，因此，采用离
9、子注入方式形成的电阻的阻值容易控制，精度较高。 这个电阻(见图 3.14)由两部分组成，离子注入区电阻和p+区端头电阻，因为p+区端头的掺杂浓度较高，所以电阻值很小，实际的电阻阻值主要由离子注入区电阻决定，与热扩散掺杂电阻相比，减小了误差，进一步提高了精度。,27,离子注入电阻,28,离子注入电阻,29,同样是掺杂工艺，由于离子注入工艺可以精确地控制掺杂浓度和注入的深度，并且横向扩散小，因此，采用离子注入方式形成的电阻的阻值容易控制，精度较高。 离子注入电阻由两部分组成，离子注入区电阻和p+区端头电阻，因为p+区端头的掺杂浓度较高，所以电阻值很小，实际的电阻阻值主要由离子注入区电阻决定，与热扩
10、散掺杂电阻相比，减小了误差，进一步提高了精度。,30,3.1.3 MOS集成电路中常用的电阻,1. 多晶硅电阻,阻值高，精度差,31,2. 用MOS晶体管形成电阻,用MOS晶体管形成电阻又叫有源电阻是指采用晶体管进行适当的连接并使其工作在一定的状态，利用它的直流导通电阻和交流电阻作为电路中的电阻元件使用。双极型晶体管和MOS晶体管均可担当有源电阻，在这里将只讨论以MOS器件作为有源电阻的情况，双极型器件作为有源电阻的原理类似。,32,当VDS很小时：,33,3.2 集成电容器 在集成电路中，电容也是一个重要的元件。IC中应尽量避免使用电容器，因电容器占面积大。在双极型模拟集成电路中，集成电容器
11、用作频率补偿以改善电路的频率特性。在MOS模拟集成电路中，由于在工艺上制造集成电容比较容易，并且容易与MOS器件相匹配，故集成电容得到较广泛的应用。普通pn结电容的容量较小，有较大的温度系数和寄生效应等缺点，故应用不多。,34,在双极型和MOS模拟集成电路中的电容大多采用MOS结构或其相似结构。由于在MOS工艺中实现的MOS电容，匹配精度比电阻好，一般约为0.1%5%，因此在D/A、A/D转换器和开关电容电路等集成电路中，往往用电容代替电阻网络。,35,表 元件匹配数椐比较,表 列出了扩散电阻、离子注入电阻和MOS电容器的若干性能比较。,36,3.2.1 双极集成电路中常用的集成电容器,在双极
12、集成电路中，常使用的集成电容器有：反偏PN结电容器。 PN结电容器的制作工艺完全和NPN管工艺兼容，但其电容值做不大。发射结的零偏单位面积电容大，但击穿电压低，约为69V；集电结的零偏单位面积电容小，但击穿电压高，约为20V。,37,Cjs,C,38,MOS电容器,Al,39,以N+硅作为下极板的MOS电容器,40,薄氧化层,41,MOS电容器,42,集成电路中MOS电容,43,以上介绍MOS电容器的电容量的大小和电容器的面积有关，与单位面积的电容即两个极板之间的氧化层的厚度有关。可以用下式计算： 真空电容率： 是二氧化硅的相对介电常数，约等于3.9，两者乘积为 ，如果极板间氧化层的厚度为80
13、nm(0.08m)，可以算出单位面积电容量为 ，也就是说，一个10，000m2面积的电容器的电容只有4.3pF。,44,单位面积的电容值较小，占有的芯片面积较大,温度系数小，,当下电极用N+发射区扩散层时，MOS电容的电容值基本上与电压大小及电压极性无关； 单个MOS电容的误差较大，约为20；但两个MOS电容间的匹配误差可以小于10；,MOS电容有较大的寄生电容。,MOS电容器的特点如下：,击穿电压较高，BV50V；,45,3.2.2 MOS集成电路中常用的MOS电容器,46,3.3 互连(内连线) MOS IC尤其是Si栅MOS电路中，常用的布线一般有金属、重掺杂多晶硅（Poly-Si）、扩
14、散层和难熔金属（W、Ti等）硅化物几种。由于其特性、电导率的差异，用途也有所不同。 随着器件电路尺寸按比例不断缩小，由互连系统产生的延迟已不容忽略，并成为制约IC速度提高的主要因素之一。,47,在硅栅MOS电路中，要用到铝线、多晶硅连线和扩散连等三重布线，它们的主要性质列于下表。可见，铝线电流容量最大，电阻最小，因此在电路的互相连接上尽可能 采用铝线，特别是电源线和地线、电源线VDD、VGG及地线VSS采用水平铝线，尽量不交叉，如必须交叉时则使用短而粗的重掺杂多晶硅线，因为多晶硅线的寄生电容仅高于铝线，各类互连线引起寄生电容也列于表中(设宽度均为10m)。,48,49,同时，随着IC集成度的提高即电路复杂性的增加，互连引线所占面积也将成为芯片面积的主要部分。由此可见IC互连的重要性。下图表示随着集成电路长度的变短，MOS栅和互连材料、工艺的发展趋向。它清楚地表明，单纯的多晶硅栅将被多晶硅/硅化物复合栅和互连所替代。,50,51,交叉连线,52,53,双层布线,
