《嵌入式处理器典型技术主流嵌入式处理器课件》由会员分享，可在线阅读，更多相关《嵌入式处理器典型技术主流嵌入式处理器课件（55页珍藏版）》请在金锄头文库上搜索。
1、1,第2讲 嵌入式微处理器技术基础,本章主要介绍以下内容： 主流32嵌入式处理器 嵌入式微处理器典型技术 嵌入式处理器的调试技术 边界扫描测试技术JTAG,2,2.1 主流嵌入式微处理器,几种嵌入式处理器概览 ARM PowerPC Arca MIPS,3,2.1.1 ARM处理器,下面介绍以下内容： ARM处理器 ARM处理器应用 ARM处理器实验平台,4,ARM处理器简介,ARM 即Advanced RISC Machines的缩写。 ARM公司是设计公司，是知识产权（IP: Intellectual Property）供应商，靠转让设计许可由合作伙伴来生产各具特色的芯片。 有30多家半导
2、体公司与ARM签订了硬件技术使用许可协议。 ARM处理器的3大特点： 小体积、低功耗、成本低、高性能 16位32位双指令集 全球众多的合作伙伴,5,ARM公司以知识产权核为主营业务,IP核以三种形式存在。 硬核 软核 固核 ARM公司研发的处理器核以上面的三种形式销售,6,ARM公司的IP销售与服务,ARM公司,大学/研究所/企业,IC制造商,OEM生产商,7,ARM发展简史,1985年4月26日，第一个ARM原型在英国剑桥的Acorn计算机有限公司诞生，由美国加州San Jose VLSI技术公司制造。 20世纪80年代后期，ARM很快开发成Acorn的台式机产品，形成英国的计算机教育基础。
3、 1990年成立了Advanced RISC Machines Limited（简称ARM公司）。 20世纪90年代，ARM 32位嵌入式RISC处理器扩展到世界范围，占据了低功耗、低成本和高性能的嵌入式系统应用领域的领先地位。,8,ARM体系结构的扩充,ARM 32位处理器体系结构是市场占有率高的32位嵌入式RISC微处理器结构 市场占有率大约为75% 所有ARM处理器共享同一个体系结构。 ARM体系结构的扩充包括： Thumb：16位指令集，用以改善代码密度； DSP：用于DSP应用的算术运算指令集； Jazeller：允许直接执行Java字节码的扩充。,9,ARM处理器应用,ARM系列处
4、理器提供的解决方案包括： 在无线、消费电子和图像应用方面的开放平台 智能卡和SIM卡的安全应用 嵌入式系统教学实验设备 网络设备：路由器、调制解调器等 移动电话、智能手机等,10,ARM核的技术优势,ARM核的优点包括： 引入新颖的称为Thumb的压缩指令格式，降低了小型系统的成本和电源消耗； ARM9、ARM10和StrongARM处理器系列的性能得到了显著提高； 具有先进的软件开发和调试环境； 基于ARM处理器核的芯片得到了广泛的嵌入式应用。,11,ARM处理器系列产品概况,ARM处理器当前有6个产品系列：ARM7、ARM9、ARM10、ARM11、SecurCore和Cortex。 AR
5、M7、ARM9、ARM10和ARM11是4个通用处理器系列，每个系列提供一套特定的性能来满足设计者对功耗、性能和体积的需求。 SecurCore是第5个产品系列，是专门为安全设备而设计的。 来自于合作伙伴的产品 例如：Intel XScale微体系结构和StrongARM产品。,12,TI公司的OMAP 3430处理器架构图,13,Intel公司生产的ARM系列处理器,从所周知，Intel公司是PC平台的x86系列微处理器生产商。但是，它也生产嵌入式处理器，不过该公司生产的嵌入式处理器并不是自主知识产权的产品。Intel公司购买了ARM的IP核先后生产出了两种嵌入式处理器：StrongARM和
6、XScale。除了维持指令集不变之外，Intel公司凭借自身强大的技术开发实力，在功能上和性能上对这两款嵌入式处理器做了改进和提高，使得它们成为性能优秀的嵌入式处理器。,14,国产ARM芯片,南京博芯SEP4020 使用0.18um标准CMOS的工艺设计，内嵌ASIXCORE（32位RISC内核，带8KB指令数据Cache），8/16位RAM/NORFALSH接口，16位SDRAM接口，硬件NANDFLASH控制器，支持NANDFLASH自启动,15,2.1.2 PowerPC处理器,1991年APPLE、IBM、MOTOROLA三家公司合作在POWER的基础上推出RISC处理器PowerPC
7、，该处理器主要运行APPLE的MAC操作系统。,16,2.1.2 PowerPC处理器,自从1994年第一个PowerPC处理器PowerPC 601问世以来，已经有几十种PowerPC独立微处理器与嵌入式微处理器投放市场，其主频范围从32MHz到1GHz不等。 嵌入式的PowerPC 405（主频最高为266MHz）和PowerPC 440（主频最高为550MHz）处理器内核可以用于各种集成的系统芯片（SOC，system-on-a-chip）设备上，在电信、金融和其他许多行业具有广泛的应用。,17,IBM PowerPC路线图,PPC 400系列产品是嵌入式处理器,18,Motorola高
8、性能处理器,19,2.1.3 方舟（Arca）处理器,中文称作方舟处理器 方舟科技公司生产的“Arca1”，“Arca2”和“Arca3”CPU是我国具有自主知识产权的嵌入式微处理器芯片系列产品。 该公司由中国归国留学生创办、注册于北京中关村科技园区的民营高科技企业。 方舟(Arca)处理器芯片拥有一套自己的指令体系，并在此基础上构建了方舟CPU核心。 方舟CPU核心结构如下图所示。,20,Arca处理器路线图,Arca1,Arca2,Arca3,方舟定点指令集架构 方舟媒体指令集架构 7级流水线 分支预测 全功能内存管理/高速缓存 硬件排错 4组32路分支预测缓存 500-600MHz，0.
9、25微米 800MHz，0.13微米 功耗：0.35mW/MHz,Arca2se,方舟定点指令集架构 5级流水线 全功能内存管理/高速缓存 主频：300MHz-400MHz 工艺：0.18微米 功耗：0.30mW/MHz,方舟定点指令集架构 5级流水线 含内存管理/高速缓存 主频：166MHz 工艺：0.25微米,21,方舟处理器特点,中央处理单元 CPU 执行Arca RISC或Media 指令集 高效率流水线实现 主频：166-1000MHZ 之间 内存管理单元MMU 32路全相联指令TLB 32路全相联数据TLB 页面大小支持: 4KB, 16KB, 1MB,16MB 支持表项锁存 采用
10、循环轮换替换算法,22,方舟处理器特点（续）,高速缓存 Cache 虚地址Cache，硬件解决别名问题 可配置大小数据高速缓存 32路组相联，直写/回写可选 可配置大小指令高速缓存，32路组相联 4级写缓冲区，每级最多可缓存16字节 循环轮换替换算法，支持缓存行锁存、分配操作 调试单元 Debug 支持异步中断和异步引导 提供数据断点、指令断点的硬件支持 通过JTAG接口与主机相连,23,2.1.4 MIPS嵌入式微处理器,MIPS处理器 20世纪80年代初斯坦福大学Hennessy教授领导的研究小组研制。 MIPS计算机公司开发出工业产品 一种高端嵌入式内核标准 MIPS的英文原文： Mic
11、roprocessor without Interlocked Pipeline Stages 中文意义是内部无互锁流水级微处理器 尽量利用软件办法避免流水线的数据相关问题,24,MIPS处理器发展简史,MIPS处理器诞生于二十世纪八十年代初 1986年到1997年先后出产了6个R系列的微处理器 其中的R4000是世界上第一款64位商用微处理器 1999年MIPS32和MIPS64架构标准发布，为后来MIPS处理器的开发奠定了基础。,25,MIPS处理器应用,世界范围内MIPS处理器的应用领域： 自动化产品，如汽车电子； 宽带拉入设备，各类调制解调器； 数码相机； 数字电视、机顶盒； DVD机
12、、GPS、网络设备 游戏机、打印机、复印机等,26,2.2 嵌入式微处理器典型技术,RISC技术 I/O端口统一编址与特殊功能寄存器 哈佛结构 桶型移位器 正交指令集 指令密度 看门狗定时器,地址对准与端序 地址重映射 FIFO缓冲寄存器 主存控制器,27,2.2.1 RISC技术,1975年IBM工程师John Coke研究IBM370系统，发现20%的简单指令在程序使用占到80%，而占指令总数80%的复杂指令只有20%机会被用到。由此提出精简指令集计算机RISC概念。,28,RISC技术基本特点,指令数量少，指令格式规范。 利用流水线和超标量技术让处理器在一个时钟周期可处理多条指令 寻址方
13、式简化，几乎都使用寄存器寻址 大量利用寄存器间操作，只用Load，Store操作访问内存。,29,RISC与CISC比较,30,RISC处理器在嵌入式系统中的优势,对外部中断响应更快 更高的执行效率 更低功耗 更高集成度 更短的研发时间,31,2.2.2 I/O端口统一编址 与特殊功能寄存器,计算机的两种I/O端口地址空间 独立编址 x86处理器系列 统一编址 8051系列和ARM系列处理器 特殊功能寄存器（SFR） 接口控制器的端口寄存器 实际为片上（片内）的物理存储单元,32,三星公司嵌入式处理器S3C44B0X存储器地址映射图,33,2.2.3 哈佛结构,哈佛结构是一种计算机体系结构 哈
14、佛结构基本特点： 程序指令存储和数据存储分开的存储器结构。 可以使指令和数据有不同的数据宽度。 如Microchip公司的PIC16芯片的程序指令是14位宽度，而数据是8位宽度。 优点： 较高执行效率和数据吞吐率,34,哈佛结构示意图,CPU,程序计数器PC,指令 存储器,数据 存储器,地址总线,地址总线,数据总线,指令总线,35,冯诺依曼结构示意图,CPU,程序计数器PC,存储器,地址总线,数据总线,36,Motorola公司DSP56311型数字信号处理器的存储系统结构,37,哈佛结构Cache,片内Cache分为两类。 一种是数据和指令都放在同一个Cache中，称为普林斯顿结构或者统一化
15、结构Cache（统一型Cache）。 另外一种是数据和指令分别放在两个独立的Cache中，称为哈佛结构Cache。这后一种Cache也叫做分离型Cache。,38,2.2.4 桶型移位器,通常的移位器都是一个时钟脉冲左移或者右移1位。 桶型移位器采用了开关矩阵电路，可以做到用1个时钟脉冲移位任意位。 参看下面的开关矩阵工作示意图。,39,不移位操作示意图,40,循环左移3位操作示意图,在这里循环左移3位相当于循环右移1位,41,2.2.5 正交指令集,正交指令集（ orthogonal instruction set ） An instruction set where all (or mos
16、t) instructions have the same format and all registers and addressing modes can be used interchangeably. The choices of op code, register, and addressing mode are mutually independent. loosely speaking, the choices are orthogonal. This contrasts with some early Intel microprocessors where only certain registers could be used by certain instructions. Examples include the PDP-11, 680 x0, ARM, VAX.,42,正交指令集,例2-1：一个正交的两地址指令集中的运算类指令常采用以下格式：定长操作码 + 寻址方式编码 + 定长格式的目的寄存器集+
