《第1章 硅集成电路工艺电子教案》由会员分享，可在线阅读，更多相关《第1章 硅集成电路工艺电子教案（204页珍藏版）》请在金锄头文库上搜索。
1、1,第1章 硅集成电路工艺,1.1 硅衬底材料的制备 1.2 硅集成电路制造工艺 1.2.1 集成电路加工过程简介 1.2.2 图形转换（光刻与刻蚀工艺） 1.2.3 掺杂工艺（扩散与离子注入） 1.2.4 制膜 （制作各种材料的薄膜） 1.3 集成电路生产线 1.4 集成电路封装 1.5 集成电路工艺小结 1.6 集成电路的基本制造工艺 流程 （见教材第1章）,2,1.1 硅衬底材料的制备,任何集成电路的制造都离不开衬底材料单晶硅。制备单晶硅有两种方法：悬浮区熔法和直拉法。 悬浮区熔法是在20世纪50年代提出看并很快被应用到晶体制备技术中。用这种方法制备的单晶硅的电阻率非常高，特别适合制作电
2、力电子器件。目前悬浮区熔法制备的单晶硅仅占有很小的市场份额。,3,随着超大规模集成电路的不断发展，不但要求单晶硅的尺寸不断增加，而且要求所有的杂质浓度能得到精密控制，而悬浮区熔法无法满足这些要求，因此，直拉法制备的单晶硅越来越多地被人们所采用。目前市场上的单晶硅绝大部分是采用直拉法制备得到的。,5,生长硅单晶炉示意图,6,把块状多晶硅放入坩埚内加热到 1440再次熔化。为了防止硅在高温下被氧化，坩埚内被抽成真空并注入惰性气体氩气。之后用纯度 99.7% 的钨丝悬挂“硅籽晶”探入熔融硅中，以 220转/分钟的转速及 310毫米/分钟的速率从熔液中将单晶硅棒缓慢拉出。这样就会得到一根纯度极高的单硅
3、晶棒，理论上最大直径可达45厘米，最大长度为3米。,7,1.2.1 集成电路加工过程简介 一、硅片制备（切、磨、抛） *圆片（Wafer）尺寸与衬底厚度： 3 0.4mm 5 0.625mm 4 0.525mm 6 0.75mm 硅片的大部分用于机械支撑。,1.2 集成电路制造工艺,8,晶圆退火工艺流程,晶体生长,晶圆制作,硅晶体,熔硅,切片,抛光,抛光片,高温退火,退火后的晶圆,退火炉,（改善表面）,利用退火消除缺陷,石墨加热器,9,二、前部工序,10,晶圆处理制程,晶圆处理制程之主要工作为在硅晶圆上制作电路与电子元件（如电晶体管、电容器、逻辑门等），为上述各制程中所需技术最复杂且资金投入最
4、多的过程 ，以微处理器（Microprocessor）为例，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造环境为为一温度、湿度与 含尘（Particle）均需控制的无尘室/超净间（Clean-Room），虽然详细的处理程序是随著产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗（Cleaning）之後，接著进行氧化（Oxidation）及沉积，最後进行显影、蚀刻及离子注入等反覆步骤，以完成晶圆上电路的加工与制作。,11,前部工序的主要工艺,晶圆处理制程（Wafer Fabrication；简称 Wafer Fab） 1. 图形转换：将设计
5、在掩膜版(类似于照相底片)上的图形转移到半导体单晶片上 2. 掺杂：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等 3. 制膜：制作各种材料的薄膜,12,集成电路工艺,图形转换： 光刻：接触光刻、接近光刻、投影光刻、电子束光刻 刻蚀：干法刻蚀、湿法刻蚀 掺杂： 离子注入 退火 扩散 制膜： 氧化：干氧氧化、湿氧氧化等 CVD：APCVD、LPCVD、PECVD PVD：蒸发、溅射,13,三、后部封装 （在另外厂房） （1）背面减薄 （2）划片、掰片 （3）粘片 （4）压焊：金丝球焊 （5）切筋 （6）整形 （7）封装 （8）沾锡：保证管脚的电学接触 （9）老化 （10）成测
6、（11）打字、包装,14,15,设计与工艺制造之间的接口是版图。什么是版图？它是一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案来表示。版图与所采用的制备工艺紧密相关。 在计算机及其VLSI设计系统上设计完成的集成电路版图还只是一些图像或(和)数据，在将设计结果送到工艺线上实验时，还必须经过一个重要的中间环节：制版。所以，在介绍基本的集成电路加工工艺之前，先简要地介绍集成电路加工的掩模(Masks)及其制造。 通常我们看到的器件版图是一组复合图，这个复合图实际上是由若干个分层图形叠合而成，这个过程和印刷技术中的套印技术非常相像。,版图与制版,16,制版的目的就是产生一套
7、分层的版图掩模，为将来进行图形转移，即将设计的版图转移到硅片上去做准备。 制版是通过图形发生器完成图形的缩小和重复。在设计完成集成电路的版图以后，设计者得到的是一组标准的制版数据，将这组数据传送给图形发生器(一种制版设备)，图形发生器（PG-pattern generator）根据数据，将设计的版图结果分层的转移到掩模版上(掩模版为涂有感光材料的优质玻璃板)，这个过程叫初缩。,17,1.2.2 图形转换（光刻与刻蚀工艺） 光刻是加工集成电路微图形结构的关键工艺技术，通常，光刻次数越多，就意味着工艺越复杂。另方面，光刻所能加工的线条越细，意味着工艺线水平越高。光刻工艺是完成在整个硅片上进行开窗的
8、工作。 光刻技术类似于照片的印相技术，所不同的是，相纸上有感光材料，而硅片上的感光材料-光刻胶是通过旋涂技术在工艺中后加工的。光刻掩模相当于照相底片，一定的波长的光线通过这个“底片”，在光刻胶上形成与掩模版（光罩）图形相反的感光区，然后进行显影、定影、坚膜等步骤，在光刻胶膜上有的区域被溶解掉，有的区域保留下来，形成了版图图形。,18,光刻是集成电路制造过程中最复杂和最关键的工艺之一。光刻工艺利用光敏的抗蚀涂层(光刻胶)发生光化学反应，结合刻蚀的方法把掩膜版图形复制到圆硅片上，为后序的掺杂、薄膜等工艺做好准备。在芯片的制造过程中，会多次反复使用光刻工艺。现在，为了制造电子器件要采用多达24次光刻
9、和多于250次的单独工艺步骤，使得芯片生产时间长达一个月之久。目前光刻已占到总的制造成本的1/3以上，并且还在继续提高。,19,正胶：曝光后可溶 分辨率高,负胶：曝光后不可溶 分辨率差,20,光刻 (Photolithography & Etching) 过程如下： 1打底膜（HMDS-粘附促进剂） 2. 涂光刻胶 3. 前烘 4对版曝光 5显影 6. 坚膜 7刻蚀：采用干法刻蚀（Dry Etching） 8去胶：化学方法及干法去胶 (1)丙酮中，然后用无水乙醇 (2)发烟硝酸 (3)等离子体的干法刻蚀技术,21,光刻三要素：光刻胶、掩膜版和光刻机 光刻胶又叫光致抗蚀剂，它是由光敏化合物、基体
10、树脂和有机溶剂等混合而成的胶状液体 光刻胶受到特定波长光线的作用后，导致其化学结构发生变化，使光刻胶在某种特定溶液中的溶解特性改变 正胶：分辨率高，在超大规模集成电路工艺中，一般只采用正胶 负胶：分辨率差，适于加工线宽3m的线条,22,几种常见的光刻方法 接触式光刻、接近式曝光、投影式曝光,23,光学曝光的各种曝光方式及其利弊,接触式,非接触式,优点：设备简单，分辨率较高。,缺点：掩模版与晶片易损伤，成品率低。,接近式,优点：掩模版寿命长，成本低。,缺点：衍射效应严重，影响分辨率。,投影式,全反射,折射,优点：无像差，无驻波效应影响。,缺点：光学系统复杂，对准困难。,优点：对片子平整度要求低，
11、可采用较大孔径的透镜以提高分辨率，掩模制造方便。,缺点：设备昂贵，曝光效率低。,24,各种光源的比较：,25,各种获得抗蚀剂图形的途径：,电、离子束图形发生器,光学图形发生器,电、离子束曝光系统,掩模图形的产生,光学复制用的掩模,高分辨率用的掩模,直接描画式曝光,用于接触、接近式曝光、投影式曝光，生产周期短，缺陷密度低。,用于深紫外光、极紫外光、 X 射线、电子束投影、离子束投影等的曝光，适宜于大批量生产。,用于电、离子束扫描曝光，适宜于试验性器件、要求分辨率特别高的器件、少量生产的器件。,CAD,26,图形刻蚀技术 (Etching Technology),虽然，光刻和刻蚀是两个不同的加工工
12、艺，但因为这两个工艺只有连续进行，才能完成真正意义上的图形转移。在工艺线上，这两个工艺是放在同一工序，因此，有时也将这两个工艺步骤统称为光刻。 湿法刻蚀：利用液态化学试剂或溶液通过化学反应进行刻蚀的方法。 干法刻蚀：主要指利用低压放电产生的等离子体中的离子或游离基(处于激发态的分子、原子及各种原子基团等)与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的。,27,干法刻蚀是用等离子体进行薄膜刻蚀的技术。它是硅片表面物理和化学两种过程平衡的结果。在半导体刻蚀工艺中，存在着两个极端：离子铣是一种纯物理刻蚀，可以做到各向异性刻蚀，但不能进行选择性刻蚀；而湿法刻蚀如前面所述则恰恰相反。人们对这两种
13、极端过程进行折中，得到目前广泛应用的一些干法刻蚀技术。例如；反应离子刻蚀(RIE -Reactive Ion Etching)和高密度等离子体刻蚀(HDP)。这些工艺都具有各向异性刻蚀和选择性刻蚀的特点。反应离子刻蚀通过活性离子对衬底的物理轰击和化学反应双重作用刻蚀。具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各向异性和选择性好的优点。目前，RIE已成为VLSI工艺中应用最广泛的主流刻蚀技术。,28,1.2.3 掺杂工艺（扩散与离子注入） 通过掺杂可以在硅衬底上形成不同类型的半导体区域，构成各种器件结构。掺杂工艺的基本思想就是通过某种技术措施，将一定浓度的价元素，如硼，或价元素，如磷、砷等掺入
14、半导体衬底。,29,掺杂：将需要的杂质掺入特定的半导体区域中，以达到改变半导体电学性质，形成PN结、电阻、欧姆接触 磷(P)、砷(As) N型硅 硼(B) P型硅 掺杂工艺：扩散、离子注入,30,扩 散,替位式扩散：杂质离子占据硅原子的位： 、族元素 一般要在很高的温度(9501280)下进行，横向扩散严重。但对设备的要求相对较低。 磷、硼、砷等在二氧化硅层中的扩散系数均远小于在硅中的扩散系数，可以利用氧化层作为杂质扩散的掩蔽层 间隙式扩散：杂质离子位于晶格间隙： Na、K、Fe、Cu、Au 等元素 扩散系数要比替位式扩散大67个数量级 （绝对不许用手摸硅片防止Na+沾污。）,31,32,离子
15、注入,离子注入是另一种掺杂技术，离子注入掺杂也分为两个步骤：离子注入和退火再分布。离子注入是通过高能离子束轰击硅片表面，在掺杂窗口处，杂质离子被注入硅本体，在其他部位，杂质离子被硅表面的保护层屏蔽，完成选择掺杂的过程。进入硅中的杂质离子在一定的位置形成一定的分布。通常，离子注入的深度(平均射程)较浅且浓度较大，必须重新使它们再分布。掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目(剂量)决定。,33,同时，由于高能粒子的撞击，导致硅结构的晶格发生损伤。为恢复晶格损伤，在离子注入后要进行退火处理，根据注入的杂质数量不同，退火温度在450950之间，掺杂浓度大则退火温度高，反之
16、则低。在退火的同时，掺入的杂质同时向硅体内进行再分布，如果需要，还要进行后续的高温处理以获得所需的结深和分布。 离子注入技术以其掺杂浓度控制精确、位置准确等优点，正在取代热扩散掺杂技术，成为VLSI工艺流程中掺杂的主要技术。,34,离子注入 的优点： 掺杂的均匀性好 温度低：可小于600 可以精确控制杂质分布 可以注入各种各样的元素 横向扩展比扩散要小得多 可以对化合物半导体进行掺杂,35,离子注入技术在IC制造中的应用 随着离子注入技术的发展，它的应用也越来越广泛，尤其是在集成电路中的应用发展最快。由于离子注入技术具有很好可控性和重复性，这样设计者就可根据电路或器件参数的要求，设计出理想的杂质分布，并用离子注入技术实现这种分布。 离子注入技术在IC制造中的应用 1) 对MOS晶体管阈值电压的控制 2)自对准金属栅结构 3)离子注入在CMOS结构中的应用,36,37,退火,退火：也叫热处理，集成电路工艺中所有的在氮气等
