《强化班教案6（险象与触发器）课件》由会员分享，可在线阅读，更多相关《强化班教案6（险象与触发器）课件（66页珍藏版）》请在金锄头文库上搜索。
1、计算机结构与逻辑设计,强化班08级,（第六次课）,测验评述,设计一个码制变换电路，将余3码转换为8421BCD码。 要求按组合电路设计步骤进行： 列出真值表，简化后用2级与非门实现或用MSI集成电路实现 鼓励用其他方法实现,以数字N为媒介，输出只有0 9十个数，但是输入信号有4个，因而有16种组合。,信号的命名是有一定道理的，例如余3码用E是因为excess-3，NBCD码用B因为它与二进制码（Binary）相同，而下标则或依二进制的权（如8、4、2、1）或依2的幂（如3、2、1、0）。,多种实现方法,一、最小化方法 用最少的最小的门（与非门）实现,B3,B2,B1,B0,E1E0,B3 =
2、E3 E2 + E3 E1 E0 B2 = E3 E1 + E2 E1 E0 + E2 E0 B1 = E1 E0 + E1 E0 B0 = E0,E0,B0,存在问题,一、卡诺图简化不熟练，不会写表达式,B2,B0,存在问题,二、未利用任意项 三、输入、输出颠倒,E3,存在问题,四、门的画法两级门 可用与门-或门 与非-与非 二者等效 输入可以是原变量，也可以是反变量 如实验中的开关输入有两个端 再如可编程器件输入有缓冲电路,存在问题,市售SSI不存在这样的门,因而不能使用(集成电路内部可以使用),正与 = 负或 正或 = 负与 正与非 = 负或非 正或非 = 负与非 正同或 = 负异或 正
3、异或 = 负同或,1 0 1 0 1 0 1 1 1 1 0 0,1 1 0 1 1 1 1 0 1 1 1 1,目的只有一个 简化电路,B3,B2,B1,B0,E1E0,二、标准化设计,先化成标准表达式,B3 = m(11,12) B2 = m(7,8,9,10) B1 = m(5,6,9,10) B0 = m(4,6,8,10,12),B3 = m(8,9) B2 = m(4,5,6,7) B1 = m(2,3,6,7) B0 = m(1,3,5,7,9),标准表达式中是各最小项的编号，不是该项所代表的数字的数值,存在问题,限定符的含义 BIN / OCT二进制 / 八进制 BIN / H
4、EX 使能端不能自己随便定义 与非门画成负或非门要了解其含义,0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15,推论,此法的推广与联想 将 4 变量译码器与 4 个或门集成在一块芯片上, 0 0 0 0 0 0 0 0 1 1 ,设计时为，即可以任意处理，实现时应于确定，符合工程的要求，所以应加 0或1 。,0 0 0,0 0 0,B3,共要4个16选1 MUX,有人用8 选1 MUX 组成一个16 选1 MUX，则用8个8 选1还加4 个或门 。,B3,E3 E2 E1,B3,应当给任意项指定一个值,0 0 0 0 0 E0 1 0,需要4个8选1 MUX,B3,0
5、 E3 E2,E1E0 E3E2 00 01 11 10 00 . 0 01 0 11 1 10 E1E0,用2片双4选1 MUX加上一些门电路实现,选什么变量作MUX的地址有讲究,B3,B2,B1,B0,E1E0,E1E0,E1+E0,E0,E1E0,B2,B1,B0,三、译码器+编码器,以十进制数做媒介 此法可以作为一个思想方法用于其他场合 译码器 + 编码器 码制变换 与门 + 或门 逻辑函数,E0 E1 E2 E3,“0”,B1 B2 B4 B8,HPRI / DEC 0 1 0 2 3 1 4 5 2 6 7 3 8 9 EN,“0”,注意集成电路的限定符号,BIN / HEX HP
6、RI / DEC,讨论,如何将2421码转换为8421码？,E0 E1 E2 E3,“0”,可否用此法将8421码转换成余3码？,四、从馀3码的定义出发,E 与 B 之间的关系是什么？,E = B + 0011 因此 B = E 0011,E0 E1 E2 E3,0,B0 B1 B2 B3,B = E 0011 = E + 1101,1 0 1 1,用一位全加器怎样实现？,E0 1 0,B0 CO0,E1 0,B1 CO1,E2 1,B2 CO2,E3 1,B3 CO3,自学检查,一，复习题, 2.9 2.10 什么是竞争？产生竞争的原因是什么？竞争可以避免吗？ 什么是险象？ 险象有哪几类？各
7、由什么原因产生？,一，复习题,逻辑险象产生的原因？ 防止险象的措施有哪些？它们对所有的险象均适用吗？,一，复习题,在逻辑模拟中，何谓“下一事件方式”？ 在逻辑模拟中，何谓“时间顺序方式”？ 能否将上面两种方式统一起来？ 故障模拟如何进行？ 可测试设计的目的是什么？边界扫描是一种什么方法？,一，复习题, 3.1 基本触发器的基本特性是什么？,记忆 与 触发,0,0 0,0,1,1,1,0,触发信号 在S端或R端加触发电平 S端加触发信号，R端不加置1（Q置0） R端加触发信号，S端不加置0（Q置1） S端、 R端皆不加触发信号保持 S端、 R端皆加触发信号同态（全置0）,不触不变，一触就变，变成
8、什么，看触发信号加于何处。两边都触，两边都变。,用与非门构成的触发器与用或非门构成的触发器有什么不同?为什么? S端加触发信号(0)，R端不加 置1（Q置1） R端加触发信号(0)，S端不加 置0（Q置1） S端、 R端皆不加触发信号(0) 保持 S端、 R端皆加触发信号(0) 同态（全置1）,在计算机或数字系统中实现数据传送的关键是什么？它与防止险象有无联系？ 必须加传送命令TR。 等信号稳定后再发TR命令，即可消除险象。,基本触发器的分析方法下一事件方式 事件是什么？在基本触发器中如何体现？ 何谓敏感信号？与非门、与门的敏感信号是什么？ 何谓控制门通、断的控制信号？与非门、与门用什么电平控
9、制？或非、或门用什么电平控制？,何时出现输出同态？同态能否稳定存在？ 触发器的状态何时不定？状态不定的原因是什么？, 3.2 在计算机或数字系统中实现数据传送的关键是什么？它与防止险象有无联系？ 简述锁存器的工作原理与用途。,何谓触发器的竞态现象？如何解决此问题？,1。割断输入与输出之间的直接联系，使主触发器稳定后再送从触发器输出 2。缩短触发器的开门时间，使之只能在时钟的某个边沿接受信息，其他时间处于保持状态。,画触发器输出波形的两种方法,对基本触发器 根据触发信号的每一个变化，将时间轴划分成若干区间，每个区间按基本触发器的功能表求解。, ,对无竞态触发器 根据时钟信号的有效触发边沿，将时间
10、轴划分成若干周期，每个周期按触发器的功能表求解。, ,二，思考题,实验中发现一个基本触发器当其输入的触发同时撤消后状态是一定的，与上面结论是否相悖?为什么？ 基本触发器的不定状态与竞争是什么关系？,战争的最后胜利常常取决于指战员的再坚持一下的努力之中（毛泽东：“论持久战”）,在D触发器的触发过程中如何体现竞争的影响？,1 0,0 1,二进制计数器,时钟与D信号的竞争,由于此竞争的存在使得每个时钟周期触发器只能翻转一次。,CP X Q1 Q2,D2=Q1,在t1时刻，D2取0还是取1？,在t2时刻，D2取0还是取1？,CP,CP,触发方式 功能 基本 电平 主从 维阻 边沿 储存 S R JK
11、D TE T,学习总结,注意各知识点之间的关联，不要孤立地处 理这些知识 这些知识之间的内在联系 竞争险象与触发器 译码器与ROM，可编程逻辑器件 这些知识分析方法之间的联系 译码器与数据采集 译码器与存储器 译码器与A/D变换 数据选择器与PROM,布 置自学与实验,自学内容,自学范围 第二章 3.3 3.4.2, 3.3 时序逻辑电路与组合电路的区别 电路结构 工作原理 最简单的存储元件是什么?其存储特性体现在何处？ 时序逻辑电路有哪些描述方法？相互是什么关系？这些描述方法的核心是什么？与组合逻辑电路有什么区别？,自学内容(思考题),状态是什么?组合逻辑电路为什么不言状态？ 组合、时序描述方法的核心各是什么？ 时序逻辑电路的分析方法与组合逻辑电路的分析方法有何异同？ 时序逻辑电路的语言描述与组合逻辑电路的语言描述的不同之处？, 3.4 对移位寄存器的移位的正确的理解。 移位寄存器的功能与语言描述。 集成移位寄存器的应用及开发（想出其他的应用例子。,参考练习题,基本题 3.213.33；3.36 3.41 扩展题 3.34；3.35；3.39,测验题,画出下面触发器的输出波形,
