《数字电路组合逻辑电路中的竞争与冒险教学材料》由会员分享，可在线阅读，更多相关《数字电路组合逻辑电路中的竞争与冒险教学材料（18页珍藏版）》请在金锄头文库上搜索。
1、1,4.5 组合逻辑电路中的竞争冒险,4.5.1 竞争冒险现象及其原因,4.5.2 逻辑冒险的检查和消除,4.5.3 功能冒险的消除,2,4.5.1 竞争冒险现象及其原因,竞争：在组合电路中，信号经由不同的路径达到某一会合点的时间有先有后的现象;,如门的延迟时间为0，则输出 F恒为逻辑0。,冒险：由于竞争而引起电路输出发生瞬间错误。表现为输出端出现了原设计中没有的窄脉冲（毛刺）。,3,5,6,4.5.2 逻辑冒险的检查与消除方法,逻辑冒险是指只有一个输入逻辑变量发生变化所产生的冒险,代数法检查 检查表达式是否可在一定条件下成为 卡诺图检查 观察是否存在“相切”的卡诺圈 画卡诺图，并按原表达式形
2、式画出合并圈 观察两个合并圈之间是否有相邻最小项（相切）,7,逻辑冒险,解：变量A和C具备竞争的条件, 应分别进行检查。, 检查C：, C发生变化时不会产生险象.,4.5.2 逻辑冒险的检查与消除方法,8, 检查A：, 当B=C=1时, A的变化可能使电路产生险象.,4.5.2 逻辑冒险的检查与消除方法,9,因此当BD=1，C0时，电路可能由于A的变化而产生险象。,4.5.2 逻辑冒险的检查与消除方法,10,4.5.2 逻辑冒险的检查与消除方法,增加冗余项 代数法 卡诺图 增加惯性延时电路 用选通脉冲（时间门）取样,11,代数法消除逻辑冒险,例：原电路对应的函数表达式为,根据公式 增加冗余项B
3、C，有,12,消除逻辑冒险后的电路,13,用卡诺图消除逻辑冒险,卡诺图中增加冗余圈以消除“相切”,00 01 11 10,00 01 11 10,AB,CD,1,1,1,1,1,1,0,1,0,0,0,1,0,0,0,0,14,增加乘积(冗余)项,消除了C跳变时对输出状态的影响，从而消除了冒险。,当A= B = 1时，,1,1,G5输出为1，,G4输出亦为1 ；,15,用惯性延时电路消除逻辑冒险,在电路的输出端连接一个惯性延时环节，通常是RC滤波器。,电容器容量为420pF之间,16,4.5.3 功能冒险的消除方法,1. 惯性延迟,输出端电容器致使输出波形上升沿和下降沿变化变慢，可对于很窄的负跳变脉冲起到平滑的作用，但也降低了电路工作速度,2. 时间门选通,17,本章小结,组合电路 设计 分析 冒险 常用中规模组件 编码器 译码器 运算电路：加法器 比较器 数据选择器,18,补充题： 应用74LS138设计地址译码器，译出输入地址A7,A0A8H,AFH。 试仅用一片74LS151，不加任何门电路实现逻辑函数：,
