《7场效应晶体管的补充I复习课程》由会员分享，可在线阅读，更多相关《7场效应晶体管的补充I复习课程（71页珍藏版）》请在金锄头文库上搜索。
1、,半导体器件原理,南京大学,Chapter 8. FET的补充分析：CMOS 器件设计与性能参数 一、 CMOS 器件设计 1.1 MOSFET的等比例缩小（8.9） 1.2 阈值电压（8.2，S3.3, S3.5, S3.6） 1.3 有效沟道长度,半导体器件原理,南京大学,一、 CMOS 器件设计 1.1 MOSFET的等比例缩小 （8.9） 光刻技术：短沟道导致密度速度和功率的改进 离子注入：浅或陡峭的掺杂界面或低掺杂浓度的实现,半导体器件原理,南京大学,（1）恒定场的等比例缩小 当减小横向尺寸时，等比例缩小器件的径向尺寸，并等比例减小外加电压，增加衬底的掺杂浓度，以使短沟道效应得到控制
2、。,恒场等比例缩小的基本原则： 将器件工作电压和器件尺寸包括(横向和纵向)缩小相同的比例，以保证电场保持不变。,半导体器件原理,南京大学,泊松方程的不变：等比例增加掺杂浓度 最大耗尽层宽度：等比例缩小 所有电容：等比例缩小（正比于面积而反比于厚度） 反型层电荷：保持不变 速度饱和效应：保持不变（电场不变）,恒场等比例缩小规则：,半导体器件原理,南京大学,漂移电流： 等比例缩小（单位MOSFET宽度漂移电流不变） 单位MOSFET宽度扩散电流：等比例增加,等比例缩小对电路参数的影响 电路延迟等比例缩小（正比于RC 或CV/I，假设沟道电阻保持不变，而寄生电阻可以忽略或保持不变）,半导体器件原理,
3、南京大学,恒场等比例缩小的最重要结论： 当器件尺寸和工作电压等比例缩小时，电路速度等比例增加，而单个器件的功耗减小k2倍。 阈值电压：一般认为阈值电压应等比例缩小（因工作电压降低） 但对硅工艺，材料的相关参数并不变化，因此Vt一般并不缩小。 可通过衬底正偏或沟道区非均匀掺杂来调制阈值电压。,半导体器件原理,南京大学,(2)常用的等比例缩小： 由于亚阈值特性的非比例变化以及人们不愿偏离上一代的标准电压的考虑，工作电压一般并不等比例的缩小。 更通用的是让电场在横向与纵向保持相同倍数的增加以保持原有的电场形状，因此2D效应，如短沟道效应在等比例缩小时不致加剧。 高场会导致对器件稳定性的忧虑。,半导体
4、器件原理,南京大学,通用的等比例缩小规则：,半导体器件原理,南京大学,半导体器件原理,南京大学,泊松方程的不变：增加掺杂浓度，避免短沟道效应增强,速度饱和效应： 对长沟道器件，载流子速度远离饱和，增加因子 漂移电流正比于Wqiv，增加因子： 2/k 对短沟道器件，载流子速度已饱和，不再变化 漂移电流正比于Wqiv，增加因子： /k,半导体器件原理,南京大学,电路延迟等比例缩小，比例因子： k 和k（依赖于饱和度） 单个器件的功耗增加3/k2 到2/k2 泊松方程：对耗尽层而不变，而对反型层可移动电荷则不成立。它是表面势的指数函数，而表面势并不随物理尺寸或电压线性变化。 同时并不是所有的边界条件
5、相应地等比例的变化。（源结的能带弯曲由并不随电压等比例变化的内建势给出。）,半导体器件原理,南京大学,特例：恒定电压的等比例缩小 电场的形状仅当=k才保持恒定电压的等比例缩小。 电场增加k，掺杂浓度增加k2，,不变,半导体器件原理,南京大学,反型层电荷密度与电子浓度有关（k2）： 反型层厚度（Qi/qn(0)）与LD= 均减小k倍。 功率密度增加k3（k2），导致热电子和氧化层的可靠性问题。 实际的CMOS的技术演变是恒电压与恒电场的某种混合。,半导体器件原理,南京大学,(3) 非等比例缩小效应： 主要的非等比例因数：热电压kT/q和硅的带隙并不改变。 前者导致亚阈值的非等比例变化，使阈值电压
6、不能如其它参数一样等比例缩小。,因电流与阈值电压成指数关系，这使阈值电压不可能等比例缩小，否则电流会大幅度增加。,半导体器件原理,南京大学,即使阈值电压保持不变，其关断电流也将随物理尺寸的缩小而增加k倍（Cox），限制了阈值电压的变化范围. 电路延迟随Vt/Vdd快速增加，限制器件工作电压最低值。 kT/q导致反型层厚度，反型层电荷密度以及相应电流的非等比例变化。 Eg导致内建势, 耗尽层宽度和短沟道效应非等比例缩小。 内建势和最大表面势并不随器件的缩小而显著的变化，而耗尽层宽度也不如其它线性尺度变化大。这将加剧短沟道效应。 要补偿这一效应，掺杂浓度必须大于等比例缩小效应的要求值。,半导体器件
7、原理,南京大学,1.2 阈值电压 1) 阈值电压的要求 各种阈值电压的定义： s（inv）=2 B，非常广泛并易被结合进分析求解中，不能直接从CV测量中获得。 线性外推阈值电压Von，易测量但由于反型层电容效应，使之大于2 B的阈值电压3kT/q大小。 由亚阈值电流决定，对一给定的恒定电流I0（如50nA/）,它能从硬件数据中获得特别适合于大批量器件的自动测量。并且能直接计算出关断电流。但在短沟道器件中存在问题，因为难以知道准确的沟道长度。,半导体器件原理,南京大学,关断电流要求和最低阈值电压 低的阈值电压和高的电流器件，开关速度快。但低的阈值电压又要受到关断电流的限制。 必须考虑工艺的容许偏
8、差，工作温度以及偏压条件的最差情况：即零偏电压和最高工作温度，如1000C。 对给定的Ioff/W，Vtmin随尺寸缩小而增加，与电源电压的相应变化趋势相反。 器件设计因此需要在关断电流与性能之间取得平衡。,半导体器件原理,南京大学,阈值电压的容许偏差：,m取1.3 Lmin/mWdm 过小会加剧SCE； 过大则增加结电容或增大氧化层电场。,半导体器件原理,南京大学,半导体器件原理,南京大学,阈值电压的优化 阈值电压和关断电流难以取得平衡(Vt/Ids) 阈值电压与电源电压及器件性能之间的矛盾 （Vt/Vdd) 阈值电压与耗尽层厚度及体效应系数之间的矛盾(Vt/Wdm/m),半导体器件原理,南
9、京大学,2) 非均匀掺杂 阈值电压和关断电流一般难以取得平衡，但非均匀沟道掺杂使器件的设计增加了一个自由度，从而满足两方面要求:,高低台阶掺杂,半导体器件原理,南京大学,非均匀的表面掺杂通过高掺杂层的耗尽层电荷，从而减小耗尽层的厚度。,半导体器件原理,南京大学,半导体器件原理,南京大学,耗尽层电容，亚阈值斜率，体效应系数等与Wdm有关的表达式保持不变。,半导体器件原理,南京大学,图形解释 均匀掺杂,半导体器件原理,南京大学,非均匀掺杂: 如xs趋于表面，同时NS较大，可以增加Vt而几乎不改变W0dm,半导体器件原理,南京大学,半导体器件原理,南京大学,高斯分布 分布：注入剂量DI=（Ns-Na
10、）xs，并以xc=xs/2为中心 因为E(X)下的面积以及与Y轴的截距均不变。,DI=（Ns-Na）xs,高斯分布：,半导体器件原理,南京大学,半导体器件原理,南京大学,低高沟道分布 当沟道长度缩小到0.15m以下时，很高的衬底掺杂会导致较高的阈值电压。,量子效应在此高电场下会进一步增加阈值电压。 低高结的沟道掺杂分布，可减小阈值电压，而不显著增加栅耗尽层的宽度。 低高结的效应：减小阈值电压，但增加耗尽层宽度。 亚阈值斜率和衬底灵敏度的表达式保持不变。,半导体器件原理,南京大学,半导体器件原理,南京大学,半导体器件原理,南京大学,3) 沟道剖面设计,半导体器件原理,南京大学,（1）CMOS设计
11、的考虑 工艺限制与系统兼容的要求，需要对电路参数进行优化 对一给定的技术水平，并没有唯一的设计方法，而是给出器件参数选择的总体思路。,为控制短沟道效应，最大耗尽层宽度Wdm： Lmin/mWdm2 亚阈值斜率2.3mkT/q及衬底灵敏度dVt/dVbs=m-1随m增大而变差，并导致低的饱和电流。m1.5 氧化层电场Emax决定最小的氧化层厚度tox,半导体器件原理,南京大学,半导体器件原理,南京大学,（2）电源电压与阈值电压的趋势 阈值电压低限由关断电流决定： Vt 0.4V，高限由电路延迟或性能决定：VtVdd/4 如Vdd较大， 0.4V VtVdd/4，阈值电压容易选择 当短沟道尺寸变小
12、电源电压减小时，就需要在漏电流和器件速度之间选择。导致Vdd并不随L成比例缩小，而Vt也不随Vdd等比例减小。 高的Vdd/L使设计空间急剧变小。 当Vdd小于2V时，漏电流与器件延迟之间的平衡就非常必要。,半导体器件原理,南京大学,半导体器件原理,南京大学,4) 阈值电压中的量子效应(P388) MOSFET的反型层中载流子束缚在近硅表面的势阱中。 势垒由氧化层和向下弯曲的硅的导带所形成。 特别在较高的电场下，必须采用量子力学作为2D气来求解。 量子力学的效应： （1）在高场情况下，阈值电压更大，因为能带的弯曲会更大以形成最低子带（高于原有的导带底）的占据。 （2）反型层在表面以下形成，这就
13、需要更大的栅电压去产生给定的反型层电荷密度。,半导体器件原理,南京大学,半导体器件原理,南京大学,（1）亚阈值区的三角势阱近似 反型层电荷的完整求解通过耦合的泊松方程和薛定谔方程的自洽解得到。 在亚阈值区，能带弯曲仅由耗尽层电荷决定，使上述二方程之间的耦合被解除，而获得一些有关量子力学对阈值电压的影响。 边界条件： 无限的氧化层势垒：x0 反型层电荷导致的三角势 V(x)=qEsx,子带能级 子带电子距离表面的平均距离,半导体器件原理,南京大学,亚阈值区,半导体器件原理,南京大学,（2）量子效应导致的阈值电压的偏移： 室温和较小的电场情况下，最低能级和子带间能级间距小于kT或相当，使大量子带被
14、占据，量子力学计算的电荷密度与经典的结果一致。,较大电场情况下，子带间能级间距大于kT，量子力学计算的电荷密度显著小于经典的结果。同样的反型层电荷密度因此需要更大的能带弯曲。,半导体器件原理,南京大学,对0.1 m MOSFET，均匀掺杂，Na=1018 cm-3, m=1.3 Es=5.4*105 V/cm, VtQM=0.1VVt=0.57 V 极端退化掺杂， VtQM=0.06VVtmin=0.25 V 对1. 5V的工作电压，非均匀掺杂使设计时较易获得一合适的阈值电压。,半导体器件原理,南京大学,半导体器件原理,南京大学,（3）量子效应对反型层厚度的影响,量子力学效应等同于在计算反型层
15、电荷密度时将氧化层的厚度增加一tox （34 A） 该效应将降低薄氧化层MOSFET的电流和跨导。,平均距离,等效电荷,半导体器件原理,南京大学,半导体器件原理,南京大学,1.3 MOSFET沟道长度 沟道长度是CMOS工艺的关键参数，被用于电路模型，短沟道设计和模型与硬件的关联中。 1。沟道长度的定义 版面长度：多晶硅腐蚀面版的设计长度 栅长度：通过光刻和腐蚀工艺形成的栅的长度，工艺的影响使不同的芯片会不同。工艺控制中的重要参数。,合金沟道长度：硅表面源和漏的合金结之间的距离。采用自对准技术，由于横向的注入弥散和扩散，使之略小于栅长度。用于短沟道器件的2D模型中。,半导体器件原理,南京大学,半导体器件原理,南京大学,2。有效沟道长度的获取 在线性或低漏电压区，沟道电阻与沟道长度成正比。,L是沟道长度偏差，即所有来自于光刻，腐蚀的偏差和来源于源漏注入弥散与扩散的偏差。,有效沟道长度：由电学特性定义而不是一物理参数。它是栅控制电流的量度，适合于电路模型中。,从端点间电学测量得到，适合于大范围的
