(第八讲)第4章 组合逻辑电路课件

上传人:我*** 文档编号:141006211 上传时间:2020-08-03 格式:PPT 页数:28 大小:243KB
返回 下载 相关 举报
(第八讲)第4章 组合逻辑电路课件_第1页
第1页 / 共28页
(第八讲)第4章 组合逻辑电路课件_第2页
第2页 / 共28页
(第八讲)第4章 组合逻辑电路课件_第3页
第3页 / 共28页
(第八讲)第4章 组合逻辑电路课件_第4页
第4页 / 共28页
(第八讲)第4章 组合逻辑电路课件_第5页
第5页 / 共28页
点击查看更多>>
资源描述

《(第八讲)第4章 组合逻辑电路课件》由会员分享,可在线阅读,更多相关《(第八讲)第4章 组合逻辑电路课件(28页珍藏版)》请在金锄头文库上搜索。

1、1,第 八 讲,2,第4章 组合逻辑电路(续),内容提要及重点,(1)组合逻辑电路的概念 (2)组合逻辑电路的分析及设计方法。 (3)中规模集成组合电路的逻辑功能、使用方法和应用 (4)组合逻辑电路的竞争与冒险现象。,重点,(1)组合逻辑电路的分析及设计方法。 (2)中规模集成组合电路的逻辑功能、使用方法和应用。,3,4.6 加法器,主要内容,半加器及全加器电路 两种多位加法器 加法器的应用及其功能扩展 二进制减法运算电路,4,4.6.1半加器,能对两个1位二进制数进行相加而求得和及向高位进位的逻辑电路称为半加器。 由半加器真值表可知Ai 、Bi是加数,Si是本位和值,Ci是向高位的进位数。,

2、得到半加器的输出逻辑函数表达式为,表4-23 半加器真值表,5,半加器的逻辑电路图和逻辑符号如图所示。,6,4.6.2 全加器,能对两个1位二进制数进行相加并考虑低位来的进位求得和及向高位进位的逻辑电路称为全加器。,表4-24全加器真值表,7,4.6.2 全加器(续),由全加器真值表可知Ai 、Bi是加数,Ci1是低位的进位数,Si是本位和值,Ci是向高位的进位数。,得到全加器的输出逻辑函数表达式为:,8,全加器的逻辑电路图和逻辑符号如图所示。,9,4.6.3 多位加法器,实现多位二进制数相加的电路称为加法器。加法器按进位方式不同可分为串行进位加法器和超前进位加法器。,串行进位加法器是把n位全

3、加器串联起来,低位全加器的进位输出连接到相邻的高位全加器的进位输入。低位进位输出信号送给高位作为输入信号,因此任一高位的加法运算必须在低一位的运算完成之后才能进行,这种方式称为串行进位。,1串行进位加法器,10,如图所示的是四位二进制串行进位加法器,显然这种逻辑电路比较简单,但运算速度慢。,11,实际中大都采用并行进位加法器。如集成二进制4位并行进位加法器。常用的型号有74LS283,它的逻辑符号和引脚图如图所示。,2并行进位加法器(超前进位加法器),12,例4-21 试采用四位全加器完成8421BCD码到余3码的转换。 解: 由于8421BCD码加0011即为余3码,所以其转换电路就是一个加

4、法电路,如图所示。,4.6.4加法器的应用,13,4.6.5 二进制补码的加法运算电路,只讨论数值码时,原码就是自然二进制码,反码就是将原码中所有的0变为1,1变为0,它与原码的关系为: N反=(2n-1)-N原 其中n为数码的位数。 而二进制数的补码就是其反码加1,它与原码的关系为: N补=2n-N原 = N反+1,上面介绍的是数值码,如果一个数是正数,则它的原码、反码和补码都是相同的,如果一个数是负数,则它的原码、反码和补码就要用上述两式求出。,14,X-Y补=X补+-Y补=X原+-Y反+末位加1 当XY时,所求出的值就是X与Y的差值的原码,如果XY时,所求出的值是X与Y的差值的补码,则要

5、还原成原码。对一个数的补码再求一次补就可以得到原码。我们可以利用上述原理设计一个用加法器组成的减法运算电路。,15,例4-23 图4-56所示是用四位加法器设计的一个四位减法运算电路。试分析其工作原理。,16,如图4-56所示的上面一个四位加法器是一个求二个四位二进制数之差补码的电路。所求的结果是(A3A2A1A0-B3B2B1B0)的补码。A3A2A1A0以原码的形式输入到四位二进制加法器的一个四位数据输入端。B3B2B1B0按位取反,与C-1端输入的1一起构成B3B2B1B0的补码的形式进入到四位二进制加法器,则输出D3D2D1D0是(A3A2A1A0-B3B2B1B0)的补码。,17,4

6、.7 比较器,主要内容 数值比较器的概念 一位数值比较器电路 多位数值比较器电路 集成数值比较器及应用,18,用来完成两个二进制数A、B大小比较的逻辑电路称为数值比较器,简称比较器。其比较结果有AB、AB、A=B 三种情况。,一位数值比较器是比较器的基础。它只能比较两个一位二进制数的大小。,如图所示为一个一位二进制比较器。,4.7.1 1位数值比较器,19,4.7.2 集成数值比较器,常用的集成数值比较器有4位数值比较器74LS85,其功能表如表所示。,20,74LS85的逻辑图和引脚图如图所示。,举例:用一片74LS85构成一个五位二进制数 值比较器。,21,数值比较器就是比较两个二进制数的

7、大小,如果二进制数的位数比较多,就需将几片数值比较器连接进行扩展,数值比较器的扩展方式有并联和串联两种。,如图所示为两片四位二进制数值比较器串联扩展为八位数值比较器。,4.7.3 集成数值比较器应用举例,22,4.8 码组转换电路,主要内容 BCD码之间的相互转换 BCD码与二进制码之间的相互转换 格雷码与二进制码之间的相互转换,23,4.8.1 BCD码之间的相互转换,例4-24 将8421BCD码转换成5421BCD码。 解:当两种代码表示的数小于等于4时,对应的代码是一致的,当大于4时,将8421BCD码的码值当作二进制数,加上0011所对应的值就是相应的5421BCD码。,24,本题可

8、用加法器进行设计,电路应含有一个判4电路,当8421BCD码大于4时对它加0011,小于等于4时加0000。,25,4.8.2 BCD码与二进制码之间的相互转换,将BCD码转换成二进制码通常可以采用以下步骤: (1)将BCD码的每一位位权值转换成与之对应的等值二进制码。 (2)将BCD码中出现1的对应位权值的等值二进制码相加。 (3)所得的和值就是与BCD码等值的二进制码。,在数字电路中,中规模的BCD码与二进制码之间的转换集成电路有74LS184、74LS185等。,26,如图所示是74LS184和74LS185的引脚图。,27,格雷码与二进制码的转换可以用异或门来实现。,4.8.3 格雷码与二进制码之间的相互转换,28,课外作业,PP.114118 4.25, 4.28,

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 办公文档 > PPT模板库 > PPT素材/模板

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号